SN74LV125AT

アクティブ

TTL 互換 CMOS 入力、3 ステート出力、4 チャネル、4.5V ~ 5.5V バッファ

製品詳細

Technology family LV-AT Supply voltage (min) (V) 4.5 Supply voltage (max) (V) 5.5 Number of channels 4 IOL (max) (mA) 16 Supply current (max) (µA) 20 IOH (max) (mA) -16 Input type TTL-Compatible CMOS Output type 3-State Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 85
Technology family LV-AT Supply voltage (min) (V) 4.5 Supply voltage (max) (V) 5.5 Number of channels 4 IOL (max) (mA) 16 Supply current (max) (µA) 20 IOH (max) (mA) -16 Input type TTL-Compatible CMOS Output type 3-State Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 85
SOIC (D) 14 51.9 mm² 8.65 x 6 SOP (NS) 14 79.56 mm² 10.2 x 7.8 SSOP (DB) 14 48.36 mm² 6.2 x 7.8 TSSOP (PW) 14 32 mm² 5 x 6.4 VQFN (RGY) 14 12.25 mm² 3.5 x 3.5
  • 入力は TTL 電圧互換
  • 4.5V~5.5V の V CC で動作
  • 標準 t pd 3.8ns (5V 時)
  • 標準 V OLP (出力グランド・バウンス) < 0.8V (V CC = 5V、T A = 25℃)
  • 標準 V OHV (出力 V OH アンダーシュート) > 2.3V (V CC = 5V、T A = 25℃)
  • すべてのポートで混在モード電圧動作をサポート
  • I off により部分的パワーダウン・モード動作をサポート
  • JESD 17 準拠で 250mA 超のラッチアップ性能
  • 入力は TTL 電圧互換
  • 4.5V~5.5V の V CC で動作
  • 標準 t pd 3.8ns (5V 時)
  • 標準 V OLP (出力グランド・バウンス) < 0.8V (V CC = 5V、T A = 25℃)
  • 標準 V OHV (出力 V OH アンダーシュート) > 2.3V (V CC = 5V、T A = 25℃)
  • すべてのポートで混在モード電圧動作をサポート
  • I off により部分的パワーダウン・モード動作をサポート
  • JESD 17 準拠で 250mA 超のラッチアップ性能

SN74LV125AT はクワッド・バス・バッファ・ゲートです。このデバイスは、3 ステート出力の独立ライン・ドライバを備えています。各出力は、対応する出力イネーブル ( OE) 入力が High のときディセーブルになります。

SN74LV125AT はクワッド・バス・バッファ・ゲートです。このデバイスは、3 ステート出力の独立ライン・ドライバを備えています。各出力は、対応する出力イネーブル ( OE) 入力が High のときディセーブルになります。

ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスのアップグレード版機能を搭載した、ドロップイン代替製品
SN74AHCT125 アクティブ TTL 互換 CMOS 入力、3 ステート出力、4 チャネル、4.5V ~ 5.5V バッファ Larger voltage range (2V to 5.5V), shorter average propagation delay (9ns)

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート SN74LV125AT 3 ステート出力、クワッド・バス・バッファ・ゲート データシート (Rev. B 翻訳版) PDF | HTML 英語版 (Rev.B) PDF | HTML 2023年 8月 1日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

14-24-LOGIC-EVM — 14 ピンから 24 ピンの D、DB、DGV、DW、DYY、NS、PW の各パッケージに封止した各種ロジック製品向けの汎用評価基板

14-24-logic-EVM 評価基板は、14 ピンから 24 ピンの D、DW、DB、NS、PW、DYY、DGV の各パッケージに封止した各種ロジック デバイスをサポートする設計を採用しています。

ユーザー ガイド: PDF | HTML
評価ボード

14-24-NL-LOGIC-EVM — 14 ピンから 24 ピンのリードなしパッケージ向け、ロジック製品の汎用評価基板

14-24-NL-LOGIC-EVM は、14 ピンから24 ピンの BQA、BQB、RGY、RSV、RJW、RHL の各パッケージに封止した各種ロジック デバイスや変換デバイスをサポートする設計を採用したフレキシブルな評価基板 (EVM) です。

ユーザー ガイド: PDF | HTML
シミュレーション・モデル

SN74LV125AT Behavioral SPICE Model

SCEM655.ZIP (7 KB) - PSpice Model
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
SOIC (D) 14 Ultra Librarian
SOP (NS) 14 Ultra Librarian
SSOP (DB) 14 Ultra Librarian
TSSOP (PW) 14 Ultra Librarian
VQFN (RGY) 14 Ultra Librarian

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ