ホーム スイッチ / マルチプレクサ プロトコル固有のスイッチ / マルチプレクサ
ホーム
スイッチ / マルチプレクサ
プロトコル固有のスイッチ / マルチプレクサ

TS3L100

アクティブ

3.3V、2:1 (SPDT)、4 チャネル LAN スイッチ

ご注文はこちら
データシート

TS3L100

アクティブ
データシート ご注文はこちら

製品詳細

Protocols 10 BASE-T, 100 BASE-T, LAN Configuration 2:1 SPDT Number of channels 4 Bandwidth (MHz) 350 Supply voltage (max) (V) 3.6 Supply voltage (min) (V) 3 Ron (typ) (mΩ) 10000 Input/output voltage (min) (V) 0 Input/output voltage (max) (V) 3.6 Supply current (typ) (µA) 0.1 ESD HBM (typ) (kV) 2 Operating temperature range (°C) 0 to 70 Crosstalk (dB) -68 ESD CDM (kV) 1 Input/output continuous current (max) (mA) 128 COFF (typ) (pF) 10 CON (typ) (pF) 3 Off isolation (typ) (dB) -42 OFF-state leakage current (max) (µA) 1 Propagation delay time (µs) 0.0075 Ron (max) (mΩ) 15000 Ron channel match (max) (Ω) 1 RON flatness (typ) (Ω) 1 Turnoff time (disable) (max) (ns) 3.5 Turnon time (enable) (max) (ns) 7.5 VIH (min) (V) 2 VIL (max) (V) 0.8
Protocols 10 BASE-T, 100 BASE-T, LAN Configuration 2:1 SPDT Number of channels 4 Bandwidth (MHz) 350 Supply voltage (max) (V) 3.6 Supply voltage (min) (V) 3 Ron (typ) (mΩ) 10000 Input/output voltage (min) (V) 0 Input/output voltage (max) (V) 3.6 Supply current (typ) (µA) 0.1 ESD HBM (typ) (kV) 2 Operating temperature range (°C) 0 to 70 Crosstalk (dB) -68 ESD CDM (kV) 1 Input/output continuous current (max) (mA) 128 COFF (typ) (pF) 10 CON (typ) (pF) 3 Off isolation (typ) (dB) -42 OFF-state leakage current (max) (µA) 1 Propagation delay time (µs) 0.0075 Ron (max) (mΩ) 15000 Ron channel match (max) (Ω) 1 RON flatness (typ) (Ω) 1 Turnoff time (disable) (max) (ns) 3.5 Turnon time (enable) (max) (ns) 7.5 VIH (min) (V) 2 VIL (max) (V) 0.8
SOIC (D) 16 59.4 mm² 9.9 x 6 SSOP (DBQ) 16 29.4 mm² 4.9 x 6 TSSOP (PW) 16 32 mm² 5 x 6.4 TVSOP (DGV) 16 23.04 mm² 3.6 x 6.4 VQFN (RGY) 16 14 mm² 4 x 3.5
  • Wide Bandwidth (BW = 350 MHz Min)
  • Low Differential Crosstalk (XTALK = –68 dB Typ)
  • Low Power Consumption (ICC = 10 µA Max)
  • Bidirectional Data Flow, With Near-Zero Propagation Delay
  • Low ON-State Resistance (ron = 5 Typ)
  • Rail-to-Rail Switching on Data I/O Ports (0 to VCC)
  • VCC Operating Range From 3 V to 3.6 V
  • Ioff Supports Partial-Power-Down Mode Operation
  • Data and Control Inputs Have Undershoot Clamp Diodes
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Performance Tested Per JESD 22
    • 2000-V Human-Body Model (A114-B, Class II)
    • 1000-V Charged-Device Model (C101)
  • Suitable for Both 10 Base-T/100 Base-T Signaling
  • Wide Bandwidth (BW = 350 MHz Min)
  • Low Differential Crosstalk (XTALK = –68 dB Typ)
  • Low Power Consumption (ICC = 10 µA Max)
  • Bidirectional Data Flow, With Near-Zero Propagation Delay
  • Low ON-State Resistance (ron = 5 Typ)
  • Rail-to-Rail Switching on Data I/O Ports (0 to VCC)
  • VCC Operating Range From 3 V to 3.6 V
  • Ioff Supports Partial-Power-Down Mode Operation
  • Data and Control Inputs Have Undershoot Clamp Diodes
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Performance Tested Per JESD 22
    • 2000-V Human-Body Model (A114-B, Class II)
    • 1000-V Charged-Device Model (C101)
  • Suitable for Both 10 Base-T/100 Base-T Signaling

The TI TS3L100 LAN switch is a 4-bit 1-of-2 multiplexer/demultiplexer with a single switch-enable (E)\ input. When E\ is low, the switch is enabled and the I port is connected to the Y port. When E\ is high, the switch is disabled and the high-impedance state exists between the I and Y ports. The select (S) input controls the data path of the multiplexer/demultiplexer.

This device can be used to replace mechanical relays in LAN applications. This device has low ron, wide bandwidth, and low differential crosstalk, making it suitable for 10 Base-T, 100 Base-T, and various other LAN applications.

This device is fully specified for partial-power-down applications using Ioff. The Ioff feature ensures that damaging current will not backflow through the device when it is powered down. The device has isolation during power off.

To ensure the high-impedance state during power up or power down, E\ should be tied to VCC through a pullup resistor; the minimum value of the resistor is determined by the current-sinking capability of the driver.

The TI TS3L100 LAN switch is a 4-bit 1-of-2 multiplexer/demultiplexer with a single switch-enable (E)\ input. When E\ is low, the switch is enabled and the I port is connected to the Y port. When E\ is high, the switch is disabled and the high-impedance state exists between the I and Y ports. The select (S) input controls the data path of the multiplexer/demultiplexer.

This device can be used to replace mechanical relays in LAN applications. This device has low ron, wide bandwidth, and low differential crosstalk, making it suitable for 10 Base-T, 100 Base-T, and various other LAN applications.

This device is fully specified for partial-power-down applications using Ioff. The Ioff feature ensures that damaging current will not backflow through the device when it is powered down. The device has isolation during power off.

To ensure the high-impedance state during power up or power down, E\ should be tied to VCC through a pullup resistor; the minimum value of the resistor is determined by the current-sinking capability of the driver.
filter その他の プロトコル固有のスイッチ / マルチプレクサ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
4 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート TS3L100 データシート (Rev. A) 2004年 10月 12日
アプリケーション・ノート Preventing Excess Power Consumption on Analog Switches 2008年 7月 3日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
その他の技術資料 TS5L100 and TS3L100 Application Clip 2004年 5月 25日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

インターフェイス・アダプタ

LEADED-ADAPTER1 — TI の 5、8、10、16、24 ピン・リード付きパッケージの迅速なテスト向けの表面実装から DIP ヘッダーへのアダプタ

EVM-LEADED1 ボードは、TI の一般的なリード付きパッケージによる迅速なテストとブレッド・ボードへの対応を可能にします。 TI の D、DBQ、DCT、DCU、DDF、DGS、DGV、PW 表面実装パッケージを 100mil DIP ヘッダに変換するフットプリントを用意しています。     

ユーザー ガイド: PDF
TI.com で取り扱いなし
インターフェイス・アダプタ

LEADLESS-ADAPTER1 — TI の 6、8、10、12、16、20 ピン・リードレス・パッケージの迅速なテスト向けの表面実装から DIP ヘッダーへのアダプタ

The EVM-LEADLESS1 board allows for quick testing and bread boarding of TI's common leadless packages.  The board has footprints to convert TI's DRC, DTP, DQE, RBW, RGY, RSE, RSV, RSW RTE, RTJ, RUK , RUC, RUG, RUM,RUT and YZP surface mount packages to 100mil DIP headers.
ユーザー ガイド: PDF
TI.com で取り扱いなし
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
SOIC (D) 16 Ultra Librarian
SSOP (DBQ) 16 Ultra Librarian
TSSOP (PW) 16 Ultra Librarian
TVSOP (DGV) 16 Ultra Librarian
VQFN (RGY) 16 Ultra Librarian
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ