ADC32RF52
- 14-Bit, dual channel 1.5-GSPS ADC
- Noise spectral density:
- NSD = -153 dBFS/Hz (no AVG)
- NSD = -156 dBFS/Hz (2x AVG)
- NSD = -159 dBFS/Hz (4x AVG)
- Single core (non-interleaved) ADC architecture
- Aperture jitter: 50 fs
- Low close-in residual phase noise:
- -133 dBc/Hz at 10 kHz offset
- Spectral performance (f IN = 900 MHz, -4 dBFS):
- 2x internal averaging
- SNR: 66.8 dBFS
- SFDR HD2,3: 74 dBc
- SFDR worst spur: 90 dBFS
- Input fullscale: 1.0/1.1 Vpp (1/1.8 dBm)
- Code error rate (CER): 10 -15
- Full power input bandwidth (-3 dB): 1.6 GHz
- JESD204B serial data interface
- Maximum lane rate: 13 Gbps
- Supports subclass 1 deterministic latency
- Digital down-converters
- Up to four DDC per ADC channel
- Complex output: 4x, 16x to 128x decimation
- 48-bit NCO phase coherent frequency hopping
- Fast frequency hopping: < 1 us
- Power consumption: 1.8 W/channel (2x AVG)
- Power supplies: 1.8 V, 1.2 V
The ADC32RF52 is a single core 14-bit, 1.5 GSPS, dual channel analog to digital converter (ADC) that supports RF sampling with input frequencies up to 2 GHz. The design maximizes signal-to-noise ratio (SNR) and delivers a noise spectral density of -153 dBFS/Hz. Using additional internal ADCs along with on-chip signal averaging, the noise density improves to -156 dBFS/Hz (2x AVG) and -159 dBFS/Hz (4x AVG).
Each ADC channel can be connected to a quad-band digital down-converter (DDC) using a 48-bit NCO which supports phase coherent frequency hopping. Using the GPIO pins for NCO frequency control, frequency hopping can be achieved in less than 1 µs.
The ADC32RF52 supports the JESD204B serial data interface with subclass 1 deterministic latency using data rates up to 13 Gbps.
The power efficient ADC architecture consumes 1.4 W/ch at 1.5 Gsps and provides power scaling with lower sampling rates.
기술 자료
| 유형 | 직함 | 날짜 | ||
|---|---|---|---|---|
| * | Data sheet | ADC32RF52 Dual Channel 14-bit 1.5-GSPS RF Sampling Data Converter datasheet | PDF | HTML | 2023/09/27 |
| Application note | Improve SFDR Using Calibration in High-Speed ADCs | PDF | HTML | 2023/06/19 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
ADC32RF55EVM — 낮은 NSD를 지원하는 듀얼 채널 14비트 3GSPS RF 샘플링 ADC용 ADC32RF55 평가 모듈
ADC32RF55 평가 모듈(EVM)은 ADC32RF55 고속, JESD204B 인터페이스 아날로그-디지털 컨버터(ADC)의 성능을 시연하기 위한 플랫폼입니다. 온보드 전압 조정, 클로킹 솔루션(LMK04832), 변압기 커플 아날로그 입력 및 USB 인터페이스를 통해 ADC32RF55를 손쉽게 평가할 수 있습니다.
현장 프로그래밍 가능 게이트 어레이(FPGA) 메자닌 카드(FMC) 커넥터를 통해 TSW14J58EVM(별도 판매)과 인터페이싱하면 고속 데이터 컨버터 프로 소프트웨어(DATACONVERTERPRO-SW)를 사용하여 (...)
TSW14J58EVM — 데이터 캡처/패턴 생성기: JESD204B/C 레인 16개를 지원하는 1.6~24.5Gbps의 데이터 컨버터 EVM
TSW14J58 평가 모듈(EVM)은 TI JESD204B 고속 ADC(아날로그-디지털 컨버터), 고속 디지털-아날로그 컨버터(DAC) 및 아날로그 프론트 엔드(AFE)의 성능을 평가하는 데 사용되는 차세대 데이터 캡처 카드입니다.
Xilinx® Kintex™ UltraScale+™ 필드 프로그래머블 게이트 어레이(FPGA)로 채워지고 JESD204B/C IP 솔루션을 사용하는 TSW14J58EVM은 1~16개의 레인에서 1.6Gbps까지 모든 레인 속도를 지원하도록 동적으로 구성할 수 있습니다.
고속 데이터 컨버터 프로 (...)
PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| VQFNP (RTD) | 64 | Ultra Librarian |
주문 및 품질
- RoHS
- REACH
- 디바이스 마킹
- 납 마감/볼 재질
- MSL 등급/피크 리플로우
- MTBF/FIT 예측
- 물질 성분
- 인증 요약
- 지속적인 신뢰성 모니터링
- 팹 위치
- 조립 위치
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.