GERA012A December   2023  – January 2024 AM2631 , AM2631-Q1 , AM2632 , AM2632-Q1 , AM2634 , AM2634-Q1 , AM263P2 , AM263P4 , AM263P4-Q1 , AMC1303M2520 , AMC1305L25 , AMC1306M25 , TMS320F280033 , TMS320F280034 , TMS320F280034-Q1 , TMS320F280036-Q1 , TMS320F280036C-Q1 , TMS320F280037 , TMS320F280037-Q1 , TMS320F280037C , TMS320F280037C-Q1 , TMS320F280038-Q1 , TMS320F280038C-Q1 , TMS320F280039 , TMS320F280039-Q1 , TMS320F280039C , TMS320F280039C-Q1 , TMS320F280040-Q1 , TMS320F280040C-Q1 , TMS320F280041 , TMS320F280041-Q1 , TMS320F280041C , TMS320F280041C-Q1 , TMS320F280045 , TMS320F280048-Q1 , TMS320F280048C-Q1 , TMS320F280049 , TMS320F280049-Q1 , TMS320F280049C , TMS320F280049C-Q1 , TMS320F28075 , TMS320F28075-Q1 , TMS320F28076 , TMS320F28374D , TMS320F28374S , TMS320F28375D , TMS320F28375S , TMS320F28375S-Q1 , TMS320F28376D , TMS320F28376S , TMS320F28377D , TMS320F28377D-Q1 , TMS320F28377S , TMS320F28377S-Q1 , TMS320F28378D , TMS320F28378S , TMS320F28379D , TMS320F28379D-Q1 , TMS320F28379S , TMS320F28384D , TMS320F28384D-Q1 , TMS320F28384S , TMS320F28384S-Q1 , TMS320F28386D , TMS320F28386D-Q1 , TMS320F28386S , TMS320F28386S-Q1 , TMS320F28388D , TMS320F28388S , TMS320F28P650DH , TMS320F28P650DK , TMS320F28P650SH , TMS320F28P650SK , TMS320F28P659DH-Q1 , TMS320F28P659DK-Q1 , TMS320F28P659SH-Q1

 

  1.   1
  2.   Zusammenfassung
  3.   Marken
  4. 1Einführung
  5. 2Design-Herausforderung durch Timing-Spezifikationen für digitale Schnittstellen
  6. 3Designansatz mit Taktflankenverzögerungskompensation
    1. 3.1 Taktsignalkompensation mit Softwarekonfigurierbarer Phasenverzögerung
    2. 3.2 Taktsignalkompensation mit Hardware-konfigurierbarer Phasenverzögerung
    3. 3.3 Taktsignalkompensation durch Taktrückkehr
    4. 3.4 Taktsignalkompensation durch Taktumkehr an der MCU
  7. 4Test und Validierung
    1. 4.1 Prüfausrüstung und Software
    2. 4.2 Testen der Taktsignalkompensation mit softwarekonfigurierbarer Phasenverzögerung
      1. 4.2.1 Testeinrichtung
      2. 4.2.2 Test-Messergebnisse
    3. 4.3 Testen der Taktsignalkompensation durch Taktumkehr an der MCU
      1. 4.3.1 Testeinrichtung
      2. 4.3.2 Test-Messergebnisse
        1. 4.3.2.1 Testergebnis – Keine Taktumkehr des Takteingangs bei GPIO123
        2. 4.3.2.2 Testergebnis – Taktumkehr des Takteingangs bei GPIO123
    4. 4.4 Validierung des Timings digitaler Schnittstellen durch Berechnungstool
      1. 4.4.1 Digitale Schnittstelle ohne Kompensationsmethode
      2. 4.4.2 Häufig verwendete Methode – Reduzierung der Taktfrequenz
      3. 4.4.3 Taktflankenkompensation Mit Software-konfigurierbarer Phasenverzögerung
  8. 5Fazit
  9. 6Quellennachweise
  10. 7Revision History

1 Einführung

Isolierte Delta-Sigma-Modulatoren werden häufig für die Shunt-basierte Phasenstrommessung in Servoantrieben und Robotik-Anwendungen verwendet , da eine genaue und latenzarme isolierte Phasenstrommessung einen erheblichen Einfluss auf die Leistung von Dreiphasen-Invertern hat. Delta-Sigma-Modulatoren stellen einen digitalen Bitstrom mit LVDS- oder CMOS-Schnittstelle zu einer MCU bereit. Dies ermöglicht die Messung des Phasenstroms mit außergewöhnlicher Rauschunempfindlichkeit, hoher Präzision und kurzer Latenzzeit. Weitere Informationen zu isolierten Modulatoren finden Sie im Anwendungshinweis Vergleich isolierter Verstärker und isolierter Modulatoren.

Häufig werden die Shunts und die isolierten Delta-Sigma-Modulatoren auf der Leistungsstufen-Leiterplatte (PCB) platziert, während die MCU auf einer separaten Steuerplatinen-Leiterplatte (siehe Abbildung 1) platziert wird. Richtige Routing-Schemata auf den Leiterplatten und dem Schnittstellenanschluss sind für die Integrität des digitalen Signals von entscheidender Bedeutung. Bewährte Methoden für Takt- und Datenleitungsrouting und -Terminierung werden im Anwendungsbericht Bessere Signalintegrität mit isoliertem Delta-Sig. Modulatoren in Motorantrieben (ti.com) erläutert.

Vereinfachtes 3-Phasen-Inverter-Blockschaltbild mit digitaler Schnittstelle von MCU zu Isolator-ModulatorenAbbildung 1-1 Vereinfachtes 3-Phasen-Inverter-Blockschaltbild mit digitaler Schnittstelle von MCU zu Isolator-Modulatoren

Beim Timing zwischen der Taktflanke des Modulators und dem digitalen Bitstrom kann es zu weiteren Designherausforderungen kommen, insbesondere wenn die Signalspuren ziemlich lang sind, werden zusätzliche Puffer und Pegelumsetzer verwendet. Dann kann eine zusätzliche Ausbreitungsverzögerung des Modulatortakts und des Bitstream-Signals sogar dazu führen, dass Entwickler den Modulatortakt von maximal 21 MHz (AMC1306) auf z. B. 15 MHz reduzieren müssen, um das Timing zwischen Taktbereich und Bitstream-Daten an der MCU zu erfüllen. Dadurch erhöht sich die Latenzzeit der gesamten Phasenstrommessung umgekehrt proportional zum ausgewählten Modulatortakt. Ein typischerweise verwendeter Sinc3-Dezimationsfilter mit einem Oversampling-Verhältnis von 64 hat beispielsweise eine Messlatenz (Ausbreitungsverzögerung) von 4,8 us bei einem 20-MHz-Modulatortakt, während die Latenz auf 6,4 us steigt, wenn nur ein 15-MHz-Modulatortakt verwendet werden kann.

Die folgenden Abschnitte dieses Dokuments geben einen Überblick über die digitalen Timing-Kompensationsmethoden zur Überwindung dieser Designherausforderung. Sie zeigen, dass das entwickeln mit einem isolierten Modulator nicht nur die höchste Messgenauigkeit bietet, sondern auch die einfachste.