Auf dem TMS320F28379D wurde ein internes TI-SDFM-Softwareprojekt ausgeführt, bei dem die beiden GPIOs GPIO122 und GPIO123 für den SDFM-Modus konfiguriert sind. Der SDFM-Datenfilter ist für Sinc3 mit einem Oversampling-Verhältnis von 64 (OSR64) konfiguriert. Zur Durchführung des Tests wird mit dem ePWM4-Modul ein 20-MHz-Taktsignal mit einem Tastverhältnis von 50 % erzeugt und in den CLKIN-Pin des AMC1306EVM eingespeist. Das ePWM5-Modul ist für die Ausgabe eines phasenverriegelten 20-MHz-Taktsignals mit 50 % Tastverhältnis und 30 ns Phasenverschiebung konfiguriert. Dieses Signal wird in SD1_C1 (GPIO123) eingespeist. Beachten Sie, dass sich der Datenbitstrom von AMC1306EVM DOUT nur an der steigenden Taktflanke ändert, also einmal pro Taktzyklus, wie in Abschnitt 7,11 Schalteigenschaften des AMC1306-Datenblatts beschrieben.

Abbildung 4-3 zeigt die Messung des Oszilloskops und das Schnittstellendiagramm. Das Taktsignal, das an den KLKIN-Pin AMC1306EVM eingespeist wird, wird durch die grüne Wellenform auf Kanal 3 dargestellt. Das Datensignal, das von der AMC1306EVM ausgegeben wird, ist das SD1_D1 (GPIO122)-Signal in rot auf Kanal 2. Das phasenverschobene Taktsignal, das in SD1_C1 (GPIO123) eingespeist wird, ist die gemessene Wellenform in blau auf Kanal 1. Da das SDFM-Modul das Datensignal gegen die steigende Flanke des phasenverschobenen Taktsignals SD1_C1 (GPIO123) tastert, beträgt die resultierende Rüstzeit ca. 18 ns und die resultierende Haltezeit ca. 24 ns. Dadurch wird die Einrichtungs- und Haltezeit des TMS320F28379D von mindestens 10 ns für den SDFM-qualifizierten GPIO-Modus 0 (3-Stichproben) erfüllt. Darüber hinaus bietet dieses Design einen optimalen Spielraum, um Toleranzen für Änderungen (positiv oder negativ) in der Systemausbreitungsverzögerung zu ermöglichen.

Abbildung 4-4 zeigt die gleichen Messergebnisse für den mit dem Sitara AM243x Launchpad durchgeführten Test. Abschließend lässt sich sagen, dass die Taktsignalkompensation durch Verwendung eines zusätzlichen Taktsignals mit einer softwarekonfigurierbaren Phasenverzögerung eine zugelassene Methode zur Erfüllung der Anforderungen an die Einrichtung und das Halten des Timings von MCUs ist. Diese Methode bietet den höchsten Freiheitsgrad, da nicht nur der Wert der Phasenverschiebung konfigurierbar ist, sondern diese Methode auch für ein breites Spektrum von MCUs funktioniert, da nur ein zusätzlicher GPIO-Pin für die Implementierung eines phasenverschobenen Taktsignals benötigt wird.