設計の説明

計装アンプは低ノイズ、低オフセット、低ドリフト、高 CMRR、高精度のために最適化されています。しかし、これらのアンプで高精度 ADC を駆動した場合、高精度 ADC のアクイジション時間内に信号を適切に整定させることはできません。このリファレンス デザインでは、低レベルの非対称入力信号を増幅するためのゲインとオフセット シフトの設定方法の例を示します。また、高ゲインでは INA828 計装アンプの帯域幅が制限されるため、ADS8568 のフル サンプリング レートを達成できるように OPA827 オペアンプをバッファとして使用します。関連クックブックの回路で、広帯域幅バッファを使用しない簡単な方法を示していますが (『計装アンプを使用した高電圧 SAR 駆動回路』)、本書のバッファ付きの設計に比べるとサンプリング レートが制限されます。また、『バッファ付き計装アンプを使用した高電圧 SAR ADC 駆動回路』では、ユニティ ゲインでこの設計を分析しています。この回路は、高精度の信号処理とデータ変換が必要なとするすべての PLC ブリッジ トランスデューサとアナログ入力モジュールに適しています。

デザイン ノート

1. 計装アンプの帯域幅は通常、高いデータレートで SAR データ コンバータを駆動するには不十分です。計装アンプが高ゲインであれば特にそうです。そのため、広帯域幅ドライバが必要です。なぜなら、スイッチト キャパシタ入力構造の SAR ADC では、各アクイジション時間中に入力コンデンサをフル充電する必要があるためです。OPA827 バッファを追加することにより、ADC がフル サンプリング レートで動作できます (ADS8568：パラレル インターフェイスで 510kSPS)。
2. 「計装アンプの同相入力電圧範囲を計算」ソフトウェア ツールを使用して、アンプの同相電圧範囲を確認します。
3. 歪みを最小限に抑えるために、C₁ と C_filt には COG コンデンサを選択します。
4. ゲイン誤差とゲイン ドリフトを低減するために、ゲイン設定抵抗 R_g には 0.1% 20ppm/℃以下の薄膜抵抗を使用する必要があります。
5. 「TI プレシジョン ラボ」ビデオ シリーズで、ドライバ アンプおよび電荷バケツ回路の R_filt と C_filt の選択方法を説明しています。詳細については、『Introduction to SAR ADC Front-End Component Selection』を参照してください。
6. アンチエイリアシングとノイズ低減のために、オペアンプと計装アンプの間のフィルタのカットオフ周波数を設定します。エイリアシングおよびアンチエイリアシング フィルタの詳細については、『エイリアシングおよびアンチエイリアシング フィルタ』を参照してください。
7. 計装アンプのゲインが高いため、DC 誤差 (オフセット、ゲイン、ドリフト) が大きくなります。較正は、これらの誤差を最小限に抑える良い手法です。較正の詳細については、『Understanding and Calibrating the Offset and Gain for ADC Systems』を参照してください。

部品選定

1. 差動入力信号と ADS8568 の全入力電圧範囲に基づいてゲインを求めます。
   
2. この設計における入力信号は ±10V の高電圧信号であるため、INA828 のゲインは 1 に設定し、ゲイン抵抗 (R_g) は不要です。
   
3. 「計装アンプの同相入力電圧範囲を計算」を使用して、INA826 が同相電圧範囲を逸脱しているかどうか判断します。下図の同相電圧カリキュレータは、同相入力電圧 0V に対して出力振幅が ±14.9V であることを示しています。
   
4. TINA-TI SPICE と『Introduction to SAR ADC Front-End Component Selection』ビデオで示す方法により、C_filt と R_filt の値を求めます。本書に示す R_filt と C_filt の値はこれらの回路では機能しますが、別のアンプを使用する場合は、TINA-TI SPICE を使用して求める新しい値が必要になります。
5. 個々のシステム要件に基づいて、INA828 と OPA827 の間の RC フィルタの値を選択します (この例では f_cRC = 15.9kHz)。
   

DC 伝達特性

以下のグラフに、–10V～+10V の差動入力に対する出力の線形応答を示します。この件の詳しい理論については、『計測アンプ使用時の逐次比較型 (SAR) ADC の線形範囲の決定』を参照してください。ADC の入力電圧範囲 (FSR) は計装アンプの線形範囲内に収まっています。

AC 伝達特性

この設計の帯域幅のシミュレーション結果は 14.8kHz であり、ゲインは 56.4dB (667.7V/V) です。RC フィルタ (f_cRC = 15.9kHz) と計装アンプ (f_cINA = 49.2kHz) の組み合わせにより、帯域幅制限が設定されます。

ADC 過渡入力電圧セトリングのシミュレーション (510kSPS)

OPA827 バッファ (22MHz GBW) を使用する理由は、ADS8568 における電荷のキックバックによる急激な過渡事象に応答できるためです。オペアンプ バッファにより、システムは ADS8568 の最高サンプリング レート 510kSPS を達成できます。以下のシミュレーションは、INA828 および OPA827 バッファと ADS8568 によるフルスケール DC 入力信号のセトリングを示しています。このようなシミュレーションは、目標の ½ LSB (152µV) を満たすようにサンプル/ホールド キックバック回路が適正に選定されていることを示します。この件の詳しい理論については、『Introduction to SAR ADC Front-End Component Selection』を参照してください。

ノイズ シミュレーション

このセクションでは、概算のための簡易なノイズ計算を示します。INA828 のノイズが支配的であるため、OPA827 のノイズは無視します。抵抗ノイズも 15.92kHz を上回る周波数では減衰するため、この計算では無視します。

計算結果とシミュレーション結果がよく一致していることに注意します (シミュレーション結果 = 563µV_RMS、計算結果 = 595µV_RMS)。この件の詳細については、『TI Precision Labs - Op Amps: Noise 4』を、データ コンバータのノイズについては『Calculating the Total Noise for ADC Systems』を参照してください。

ゲイン誤差とオフセットの概算：

計装アンプが高ゲインであるため、以下のオフセットおよびオフセット ドリフト計算では計装アンプが支配的になります。ゲイン誤差の計算には、ADC と計装アンプのゲイン誤差を含めます。オフセットおよびゲイン誤差については、室温での最大値を採用します。システムのゲインおよびオフセット誤差の詳細については、『Statistics Behind Error Analysis』を参照してください。

使用デバイス

主要なファイルへのリンク

テキサス・インスツルメンツ、SBAC215 ソース ファイル、ソフトウェア サポート