JAJA772A December   2023  – January 2024 AM2631 , AM2631-Q1 , AM2632 , AM2632-Q1 , AM2634 , AM2634-Q1 , AM263P4 , AM263P4-Q1 , AMC1303M2520 , AMC1305L25 , AMC1306M25 , TMS320F280033 , TMS320F280034 , TMS320F280034-Q1 , TMS320F280036-Q1 , TMS320F280036C-Q1 , TMS320F280037 , TMS320F280037-Q1 , TMS320F280037C , TMS320F280037C-Q1 , TMS320F280038-Q1 , TMS320F280038C-Q1 , TMS320F280039 , TMS320F280039-Q1 , TMS320F280039C , TMS320F280039C-Q1 , TMS320F280040-Q1 , TMS320F280040C-Q1 , TMS320F280041 , TMS320F280041-Q1 , TMS320F280041C , TMS320F280041C-Q1 , TMS320F280045 , TMS320F280048-Q1 , TMS320F280048C-Q1 , TMS320F280049 , TMS320F280049-Q1 , TMS320F280049C , TMS320F280049C-Q1 , TMS320F28075 , TMS320F28075-Q1 , TMS320F28076 , TMS320F28374D , TMS320F28374S , TMS320F28375D , TMS320F28375S , TMS320F28375S-Q1 , TMS320F28376D , TMS320F28376S , TMS320F28377D , TMS320F28377D-Q1 , TMS320F28377S , TMS320F28377S-Q1 , TMS320F28378D , TMS320F28378S , TMS320F28379D , TMS320F28379D-Q1 , TMS320F28379S , TMS320F28384D , TMS320F28384D-Q1 , TMS320F28384S , TMS320F28384S-Q1 , TMS320F28386D , TMS320F28386D-Q1 , TMS320F28386S , TMS320F28386S-Q1 , TMS320F28388D , TMS320F28388S , TMS320F28P650DH , TMS320F28P650DK , TMS320F28P650SH , TMS320F28P650SK , TMS320F28P659DH-Q1 , TMS320F28P659DK-Q1 , TMS320F28P659SH-Q1

 

  1.   1
  2.   概要
  3.   商標
  4. 1はじめに
  5. 2デジタル インターフェイスのタイミング仕様に関する設計上の課題
  6. 3クロック エッジ遅延補償を使用した設計アプローチ
    1. 3.1 ソフトウェアで設定可能な位相遅延によるクロック信号補償
    2. 3.2 ハードウェアで構成可能な位相遅延によるクロック信号補償
    3. 3.3 クロック復帰によるクロック信号補償
    4. 3.4 MCU におけるクロック反転によるクロック信号補償
  7. 4テストと検証
    1. 4.1 試験装置とソフトウェア
    2. 4.2 ソフトウェアで設定可能な位相遅延によるクロック信号補償のテスト
      1. 4.2.1 テスト構成
      2. 4.2.2 テスト測定結果
    3. 4.3 MCU におけるクロック反転によるクロック信号補償のテスト
      1. 4.3.1 テスト構成
      2. 4.3.2 テスト測定結果
        1. 4.3.2.1 テスト結果 – GPIO123 でのクロック入力の反転なし
        2. 4.3.2.2 テスト結果 – GPIO123 でのクロック入力のクロック反転
    4. 4.4 計算ツールによるデジタル インターフェイス タイミングの検証
      1. 4.4.1 補償方法のないデジタル インターフェイス
      2. 4.4.2 一般的に使用される方法 - クロック周波数の低減
      3. 4.4.3 ソフトウェアで設定可能な位相遅延によるクロック エッジ補償
  8. 5まとめ
  9. 6参考資料
  10. 7Revision History

3.4 MCU におけるクロック反転によるクロック信号補償

クロック信号補償の最後の方法は、MCU でのクロック反転です。この方法は、外部クロック ソースと内部クロック ソースを組み合わせたデルタ シグマ変調器で動作します。この場合、選択する MCU は GPIO 入力を反転できる必要があります。SDFM (シグマ デルタ フィルタ モジュール) より前の TMS320F28379D GPIO 入力は、図 3-5 に示すように、任意の GPIO で入力信号を反転するように設定できます。たとえば、クロック入力信号が GPIO123 で反転されるため、SD1_C1 クロック信号が AMC1303Mx のクロック信号に対して反転します。その結果、SDFM は 図 3-6 に示すように、GPIO123 の入力における外部クロック信号の立ち下がりエッジに対して入力データ SD1_D1 をサンプリングします。

TMS320F28379D SDFM/GPIO のブロック図図 3-5 TMS320F28379D SDFM/GPIO のブロック図
GPIO123 での反転クロックの TMS320F28379D SDFM のタイミング図 3-6 GPIO123 での反転クロックの TMS320F28379D SDFM のタイミング

GPIO を使用してクロック入力信号を反転すると、クロック信号にクロック周期の半分の固定遅延が追加されます。システム設定のタイミング仕様と伝搬遅延に応じて、この追加の遅延は SDFM 認定 GPIO (3 サンプル) モード 0 の最小 10ns の TMS320F28379D のセットアップおよびホールド タイミングを満たすのに十分です。ただし、このクロック信号補償方法の追加の遅延時間は固定されており変更できないため、結果として得られる SDFM 認定 GPIO (3 サンプル) モード 0 の MCU のセットアップとホールドのタイミングが満たされていることを、システム設計ごとに確認する必要があります。

この補償方法は、Sitara MCU にも適用できます。Sitara MCU では、外部クロック信号の立ち上がりエッジと立ち下がりエッジの両方を、ソフトウェアでデータ収集ポイントとして設定できます。