JAJA772A December   2023  – January 2024 AM2631 , AM2631-Q1 , AM2632 , AM2632-Q1 , AM2634 , AM2634-Q1 , AM263P2 , AM263P4 , AM263P4-Q1 , AMC1303M2520 , AMC1305L25 , AMC1306M25 , TMS320F280033 , TMS320F280034 , TMS320F280034-Q1 , TMS320F280036-Q1 , TMS320F280036C-Q1 , TMS320F280037 , TMS320F280037-Q1 , TMS320F280037C , TMS320F280037C-Q1 , TMS320F280038-Q1 , TMS320F280038C-Q1 , TMS320F280039 , TMS320F280039-Q1 , TMS320F280039C , TMS320F280039C-Q1 , TMS320F280040-Q1 , TMS320F280040C-Q1 , TMS320F280041 , TMS320F280041-Q1 , TMS320F280041C , TMS320F280041C-Q1 , TMS320F280045 , TMS320F280048-Q1 , TMS320F280048C-Q1 , TMS320F280049 , TMS320F280049-Q1 , TMS320F280049C , TMS320F280049C-Q1 , TMS320F28075 , TMS320F28075-Q1 , TMS320F28076 , TMS320F28374D , TMS320F28374S , TMS320F28375D , TMS320F28375S , TMS320F28375S-Q1 , TMS320F28376D , TMS320F28376S , TMS320F28377D , TMS320F28377D-Q1 , TMS320F28377S , TMS320F28377S-Q1 , TMS320F28378D , TMS320F28378S , TMS320F28379D , TMS320F28379D-Q1 , TMS320F28379S , TMS320F28384D , TMS320F28384D-Q1 , TMS320F28384S , TMS320F28384S-Q1 , TMS320F28386D , TMS320F28386D-Q1 , TMS320F28386S , TMS320F28386S-Q1 , TMS320F28388D , TMS320F28388S , TMS320F28P650DH , TMS320F28P650DK , TMS320F28P650SH , TMS320F28P650SK , TMS320F28P659DH-Q1 , TMS320F28P659DK-Q1 , TMS320F28P659SH-Q1

 

  1.   1
  2.   概要
  3.   商標
  4. 1はじめに
  5. 2デジタル インターフェイスのタイミング仕様に関する設計上の課題
  6. 3クロック エッジ遅延補償を使用した設計アプローチ
    1. 3.1 ソフトウェアで設定可能な位相遅延によるクロック信号補償
    2. 3.2 ハードウェアで構成可能な位相遅延によるクロック信号補償
    3. 3.3 クロック復帰によるクロック信号補償
    4. 3.4 MCU におけるクロック反転によるクロック信号補償
  7. 4テストと検証
    1. 4.1 試験装置とソフトウェア
    2. 4.2 ソフトウェアで設定可能な位相遅延によるクロック信号補償のテスト
      1. 4.2.1 テスト構成
      2. 4.2.2 テスト測定結果
    3. 4.3 MCU におけるクロック反転によるクロック信号補償のテスト
      1. 4.3.1 テスト構成
      2. 4.3.2 テスト測定結果
        1. 4.3.2.1 テスト結果 – GPIO123 でのクロック入力の反転なし
        2. 4.3.2.2 テスト結果 – GPIO123 でのクロック入力のクロック反転
    4. 4.4 計算ツールによるデジタル インターフェイス タイミングの検証
      1. 4.4.1 補償方法のないデジタル インターフェイス
      2. 4.4.2 一般的に使用される方法 - クロック周波数の低減
      3. 4.4.3 ソフトウェアで設定可能な位相遅延によるクロック エッジ補償
  8. 5まとめ
  9. 6参考資料
  10. 7Revision History

4.3.2 テスト測定結果

TMS320F28379D では、内部のテキサス・インスツルメンツ SDFM ソフトウェア プロジェクトを実行しており、2 つの GPIO である GPIO122 と GPIO123 を SDFM モードに設定しています。SDFM フィルタは、Sinc3 および OSR™ 64 フィルタ用に構成されます。Sinc3 OSR64 フィルタは、16 ビットの 2 の補数整数を出力し、最大フルスケール範囲は +16384～-16384 です。

このテストを実行するには、デューティ サイクル 50% の 90 度位相シフトされた 10MHz クロック信号 2 つを、それぞれ GPIO123 (SD1_C1) および GPIO122 (SD1_D1) に供給します。AMC1306EVM の DOUT データ ビットストリームは、クロックの立ち上がりエッジでのみ変化するため、クロック サイクルごとに 1 回変化することに注意してください。このテストでは、SD1_D1 データは半クロック サイクルごとに 0 と 1 の間で切り替わります。これは、クロック サイクルごとに変化する AMC1306EVM の DOUT データ信号とは異なります。

この特定のテスト信号が印加されるため、GPIO122 (SD1_D1) の入力データは GPIO123 の立ち上がりクロック エッジで常にロジック「1」になり、立ち下がりエッジでは常にロジック「0」になります。したがって、OSR 64 フィルタ付きの Sinc3 フィルタの出力は、テスト データを SDFM でサンプリングするクロック エッジによって異なり、Sinc3 OSR 64 フィルタの出力は GPIO123 でクロック反転がなければ 16384 (常にサンプリングは「1」) で、GPIO123 でクロック反転が発生している場合は -16384 (常にサンプリングは「0」) となります。