JAJA772A December   2023  – January 2024 AM2631 , AM2631-Q1 , AM2632 , AM2632-Q1 , AM2634 , AM2634-Q1 , AM263P4 , AM263P4-Q1 , AMC1303M2520 , AMC1305L25 , AMC1306M25 , TMS320F280033 , TMS320F280034 , TMS320F280034-Q1 , TMS320F280036-Q1 , TMS320F280036C-Q1 , TMS320F280037 , TMS320F280037-Q1 , TMS320F280037C , TMS320F280037C-Q1 , TMS320F280038-Q1 , TMS320F280038C-Q1 , TMS320F280039 , TMS320F280039-Q1 , TMS320F280039C , TMS320F280039C-Q1 , TMS320F280040-Q1 , TMS320F280040C-Q1 , TMS320F280041 , TMS320F280041-Q1 , TMS320F280041C , TMS320F280041C-Q1 , TMS320F280045 , TMS320F280048-Q1 , TMS320F280048C-Q1 , TMS320F280049 , TMS320F280049-Q1 , TMS320F280049C , TMS320F280049C-Q1 , TMS320F28075 , TMS320F28075-Q1 , TMS320F28076 , TMS320F28374D , TMS320F28374S , TMS320F28375D , TMS320F28375S , TMS320F28375S-Q1 , TMS320F28376D , TMS320F28376S , TMS320F28377D , TMS320F28377D-Q1 , TMS320F28377S , TMS320F28377S-Q1 , TMS320F28378D , TMS320F28378S , TMS320F28379D , TMS320F28379D-Q1 , TMS320F28379S , TMS320F28384D , TMS320F28384D-Q1 , TMS320F28384S , TMS320F28384S-Q1 , TMS320F28386D , TMS320F28386D-Q1 , TMS320F28386S , TMS320F28386S-Q1 , TMS320F28388D , TMS320F28388S , TMS320F28P650DH , TMS320F28P650DK , TMS320F28P650SH , TMS320F28P650SK , TMS320F28P659DH-Q1 , TMS320F28P659DK-Q1 , TMS320F28P659SH-Q1

 

  1.   1
  2.   概要
  3.   商標
  4. 1はじめに
  5. 2デジタル インターフェイスのタイミング仕様に関する設計上の課題
  6. 3クロック エッジ遅延補償を使用した設計アプローチ
    1. 3.1 ソフトウェアで設定可能な位相遅延によるクロック信号補償
    2. 3.2 ハードウェアで構成可能な位相遅延によるクロック信号補償
    3. 3.3 クロック復帰によるクロック信号補償
    4. 3.4 MCU におけるクロック反転によるクロック信号補償
  7. 4テストと検証
    1. 4.1 試験装置とソフトウェア
    2. 4.2 ソフトウェアで設定可能な位相遅延によるクロック信号補償のテスト
      1. 4.2.1 テスト構成
      2. 4.2.2 テスト測定結果
    3. 4.3 MCU におけるクロック反転によるクロック信号補償のテスト
      1. 4.3.1 テスト構成
      2. 4.3.2 テスト測定結果
        1. 4.3.2.1 テスト結果 – GPIO123 でのクロック入力の反転なし
        2. 4.3.2.2 テスト結果 – GPIO123 でのクロック入力のクロック反転
    4. 4.4 計算ツールによるデジタル インターフェイス タイミングの検証
      1. 4.4.1 補償方法のないデジタル インターフェイス
      2. 4.4.2 一般的に使用される方法 - クロック周波数の低減
      3. 4.4.3 ソフトウェアで設定可能な位相遅延によるクロック エッジ補償
  8. 5まとめ
  9. 6参考資料
  10. 7Revision History

まとめ

クロック エッジ遅延補償により、変調器のクロック周波数を下げることなく、絶縁型デルタ シグマ変調器と MCU のデジタル インターフェイスのセットアップ時間とホールド時間の要件を満たすことができます。これにより、システムは最大性能で動作できます。

クロック エッジ遅延補償は、以下のようなさまざまな方法で実装できます。

  • ソフトウェアで位相遅延を設定可能な追加クロック信号
  • ハードウェアで位相遅延を構成可能なクロック信号
  • クロック復帰
  • MCU でのクロック反転

ソフトウェアで位相遅延を設定可能な追加のクロック信号や MCU におけるクロック反転などの補償方法を、最も一般的に使用される絶縁型デルタ シグマ変調器のバリエーションについて詳細に分析し、MCU として選択した AMC1306EVM 評価基板、C2000 TMS320F28379D LaunchPad、Sitara AM243x LaunchPad を使用して検証しました。このテスト結果は、CMOS インターフェイスと SDFM を搭載した MCU や、PRU を使用した場合 SDFM を搭載していない Sitara MCU にも当てはまります。

表 5-1 に、各クロック信号補償方式の利点と欠点を示します。以下では、SW 位相遅延および HW 位相遅延という略語を、ソフトウェアで設定可能な位相遅延およびハードウェアで設定可能な位相遅延による補償に使用します。

表 5-1 クロック エッジ補償方式の比較
方法 利点 欠点
SW 位相遅延
  • あらゆる伝搬遅延の補償
  • 最大クロック周波数の使用が可能で、最も信頼できる通信を実現
  • 高精度位相遅延の実装
  • ランタイム中の変更が可能
  • 追加の BoM コストなし
  • 追加の MCU GPIO 1 個と内部フェーズ ロック クロック ソースが必要
  • その他の MCU ソフトウェア
HW 位相遅延
  • MCU ソフトウェアの変更なし
  • 追加の MCU GPIO は不要
  • 補償は実装されているハードウェア遅延に依存
  • ハードウェア部品による位相遅延の精度に対する許容誤差
  • ランタイム中の変更は不可能
  • BoM コストの追加
クロック復帰
  • ソフトウェアやハードウェアの作業が不要
  • すべての構成で機能するわけではありません
  • レイアウトの適合
  • より長いクロック信号は、過渡ノイズの影響を受けやすくなります
クロック反転
  • クロック周期の 1/2 による補償でタイミング差を解決できる場合、実装はシンプル
  • すべての構成で機能するわけではありません
  • クロック周期の半分のみによる固定補償
  • MCU は GPIO 入力でクロック信号を反転できる必要があります。

外部または内部のクロック ソースと CMOS または LVDS インターフェイスによって区別されるデルタ シグマ変調器のタイプに応じて、異なるクロック信号補償方式が他の方式より優れている場合があります。表 5-2 に、一般的に使用される各デルタ シグマ変調器の推奨補償方法を比較します。

表 5-2 内部または外部クロックを使用する変調器に推奨されるクロック エッジ補償方法

方法

AMC1306M25

外部クロック (CMOS)

AMC1305L25

外部クロック (LVDS)

AMC1303M2520/10

内部クロック (CMOS)

ソフトウェア位相遅延 + + N/A
ハードウェア位相遅延 o o o
クロック復帰 o - N/A
クロック反転 o o +

外部クロックを必要とする変調器では、ソフトウェアで設定可能な位相遅延によるクロック信号補償が最高の性能を実現し、クロック サイクルの 1/2 固定が要件を満たす場合は MCU でのクロック反転がその次となります。これらのクロック信号補償方法はどちらも、特に変調器クロック周波数が高い場合に、MCU のセットアップおよびホールド タイミング要件を満たすのに役立ちます。デルタ シグマ変調器 AMC1306M25 と AMC1305L25 を使用する場合、以下の計算ツールを使用して MCU のセットアップおよびホールド タイミング要件を検証できます。