図 4-6 に、GPIO123 への入力であるクロック信号 SD1_C1 と、GPIO122 への入力である位相シフト データ信号 SD1_D1 を示します。このテスト構成では、以下に示すように、ソフトウェアによって GPIO123 を反転します。

// Set 3-sample qualifier for GPIO122 and GPIO123 and do not invert GPIO123
GPIO_SetupPinOptions(123, GPIO_INPUT, GPIO_INVERT | GPIO_QUAL3);   
GPIO_SetupPinMux(122,GPIO_MUX_CPU1,7); // MUX position 7 for SD1_D1
GPIO_SetupPinMux(123,GPIO_MUX_CPU1,7); // MUX position 7 for SD1_C1

データ SD1_D1 は、SD1_C1 の立ち下がりエッジで F28379D SDFM によってサンプリングされるようになり、これは、GPIO123 入力の反転クロック信号の立ち上がりエッジに対応します。F28379D によってサンプリングされたデータは常にロジック「0」であり、以下に示すように、Code Composer Studio の Sinc3 OSR64 フィルタ = -16384 の出力を通じて検証されました。

最後に、ソフトウェアで GPIO 入力のクロック入力を反転してクロック信号を補償する方法を検証しました。クロックを反転することで、クロック信号にクロック周期の半分の固定遅延が追加されます。これは、SDFM 認定 GPIO (3 サンプル) モード 0 の TMS320F28379D のセットアップおよび最小タイミング 10ns のホールドを満たすのに十分です。ただし、結果として得られる SDFM 認定 GPIO (3 サンプル) モード 0 の MCU のセットアップおよびホールド タイミングを満足できるか、各システム設計を個別にチェックする必要があります。