2 디지털 인터페이스 타이밍 사양의 설계 과제

절연 델타-시그마 모듈레이터는 CMOS 인터페이스 또는 LVDS 인터페이스를 사용하여 외부와 내부에서 생성된 클록 신호 모두에 대한 인터페이스 옵션을 제공합니다. 예를 들어, CMOS 인터페이스를 사용하는 AMC1306M25 또는 LVDS 인터페이스를 사용하는 AMC1305L25와 같이 외부에서 제공되는 클록 소스를 사용하는 장치의 경우 클록 신호가 MCU에서 델타-시그마 모듈레이터의 클록 입력으로 라우팅되는 반면, 내부에서 제공되는 클록 소스를 사용하는 장치의 경우 출력 비트 스트림이 내부적으로 생성된 클록에 동기화됩니다. 예를 들어 AMC1303M2520이 있습니다. 또한 단일 와이어 데이터 및 클록 전송을 지원하는 맨체스터 코딩 출력 비트 스트림을 사용하는 절연 델타-시그마 모듈레이터 장치도 있습니다. 예를 들어 AMC1306E25가 있습니다. 모든 절연 델타-시그마 모듈레이터에서 모듈레이터의 데이터 출력은 클록 에지로 동기적으로 이동하는 디지털 1 및 0의 비트 스트림을 제공합니다.

그림 2-1에서는 절연 델타-시그마 모듈레이터 AMC1306M25와 C2000 MCU TMS320F28379D 간에 3.3V I/O를 사용하는 CMOS 인터페이스의 간소화된 예를 보여줍니다. AMC1306M25에는 외부 제공 클록 소스가 필요하므로 클록 신호는 MCU TMS320F28379D에 의해 생성되며 델타-시그마 모듈레이터 클록 입력 CLKIN에 제공됩니다. 동시에, 생성된 클록 신호는 MCU SDFM(시그마-델타 필터 모듈) SD1_C1(GPIO123)으로의 클록 입력으로도 라우팅됩니다. 시스템 설계에 따라 MCU와 절연 델타-시그마 모듈레이터 간의 클록 인터페이스에 포함된 클록 버퍼가 있을 수 있습니다. 델타-시그마 모듈레이터의 절연 데이터 출력 DOUT는 MCU SDFM(시그마-델타 필터 모듈) 데이터 입력 SD1_D1(GPIO122)에 직접 연결됩니다.

그림 2-1 TMS320F28379D로의 간소화된 AMC1306M25 디지털 인터페이스

절연 델타-시그마 모듈레이터와 MCU 간의 유효한 통신은 설정 및 홀드 타이밍 요구 사항별로 각 장치 데이터 시트에 설명되어 있습니다. 설정 시간은 MCU에서 데이터 신호를 캡처하기 위해 클록 신호 전환 전에 데이터 신호가 유효하고 안정적이어야 하는 시간입니다. 홀드 시간은 클록 신호 전환이 발생한 후 신호가 유효하고 안정적이어야 하는 시간입니다. 위반이 발생하면 잘못된 데이터가 캡처될 수 있으므로 MCU 설정 및 홀드 시간 요구 사항을 따르는 것이 매우 중요합니다. 절연 델타-시그마 모듈레이터와 MCU의 디지털 인터페이스 설정과 홀드 타이밍 요구 사항이 호환되지 않는 경우 설계 문제가 발생할 수 있습니다.

그림 2-2에는 데이터 홀드 시간 t_h(MIN) = 3.5ns와 데이터 지연 시간 t_d(MAX) = 15ns로 5MHz에서 21MHz의 권장 클록 주파수(CLKIN)를 지원하는 AMC1306x의 설정 및 홀드 시간에 대한 디지털 인터페이스 타이밍이 나와 있습니다.

그림 2-2 AMC1306x 디지털 인터페이스 타이밍

그림 2-3에는 모드 0에 대한 TMS320F28379D SDFM(시그마-델타 필터 모듈)의 타이밍 다이어그램이 나와 있습니다. SDX_Dy에서의 데이터 입력은 SDFM 모듈의 SDX_Cy 신호의 상승 클록 에지를 기준으로 최소 설정 시간 t_{su(SDDV-SDCH)M0} 및 최소 홀드 시간 t_{h(SDCH-SDD)M0}을 충족해야 합니다.

그림 2-3 TMS320F28379D SDFM 타이밍 다이어그램 – 모드 0

모드 0의 TMS320F28379D SDFM 모듈의 경우 적격 GPIO(3 샘플 윈도우)와 함께 SDFM 작동을 사용하는 것이 좋습니다. 이 모드는 입력 클록 신호(SDX_Cy) 및 데이터 입력(SDX_Dy)을 사용하여 무작위 노이즈 글리치로부터 보호하여 잘못된 콤퍼레이터 과전류 트립 및 잘못된 Sinc 필터 출력을 방지합니다. TMD320F28379D를 사용한 200MHz 시스템 클록에 대한 최소 설정 및 홀드 시간은 모두 10ns: t_{su(SDDV-SDCH)M0}(MIN) = 10ns 및 t_{h(SDCH-SDD) M0}(MIN) = 10ns입니다.

이로 인해 AMC1306M25 최소 홀드 시간 t_h(MIN) 가 3.5ns이지만 SDFM 모듈이 SDX_Cy 신호의 상승 클록 에지를 참조하여 데이터 입력 SDX_Dy에서 올바른 수집을 유지하려면 10ns가 필요하다는 설계 과제가 발생합니다.

또 다른 과제는 클록 버퍼와 같은 디지털 인터페이스를 사용한 신호 체인에서 추가 부품의 전파 지연, 그리고 PCB의 트레이스 길이에 의해 발생하는 클록 및 데이터 신호의 전파 지연이 SDx_Cy 입력과 SDx_Dy 입력 사이의 타이밍에 영향을 미치고 데이터 입력의 올바른 수집 타이밍을 복잡하게 한다는 것입니다.

이는 AMC1305L25와 같은 LVDS 인터페이스를 사용하는 델타-시그마 모듈레이터에도 동일하게 적용됩니다. CMOS 인터페이스 유형을 사용하는 AMC1306M25 델타-시그마 모듈레이터의 유일한 차이점은 디지털 신호 체인에서 CMOS 인터페이스를 사용하는 MCU로의 LVDS 드라이버 및 리시버와 같은 추가 부품이 필요하여 추가적인 전파 지연을 유발한다는 것입니다. 그림 2-4은 LVDS 인터페이스를 사용하는 절연 델타-시그마 모듈레이터 AMC1305L25와 CMOS 인터페이스를 사용하는 MCU TMS320F28379D 간의 간소화된 디지털 인터페이스를 보여줍니다.

그림 2-4 TMS320F28379D로의 AMC1305L25 디지털 인터페이스

그림 2-5은 CMOS 인터페이스를 사용하는 AMC1303Mx에서 CMOS 인터페이스를 사용하는 TMS320F28379D까지 내부적으로 생성된 클록 소스를 사용하는 절연 델타-시그마 모듈레이터의 간소화된 디지털 인터페이스를 보여줍니다. AMC1303Mx의 내부적으로 생성된 클록 신호 CLKOUT는 MCU SDFM(시그마-델타 필터 모듈) SD1_C1(GPIO123)으로의 입력입니다. 델타-시그마 모듈레이터의 절연 데이터 출력 DOUT는 SDFM의 MCU 데이터 입력 SD1_D1(GPIO122)에 직접 연결됩니다.

그림 2-5 TMS320F28379D로의 AMC1303M2520 3.3V CMOS 디지털 인터페이스

내부 클록과 함께 절연 모듈레이터를 사용하는 경우 절연 델타-시그마 변조기와 MCU 설정 시간과 홀드 시간의 서로 다른 타이밍 사양으로 디지털 인터페이스 문제가 제한됩니다. 클록 및 데이터 신호가 동일한 길이로 라우팅되면 PCB의 트레이스 길이에 의해 도입된 클록 및 데이터 신호의 전파 지연은 무시할 수 있습니다. 일반적으로 모듈레이터가 MCU와 직접 인터페이스하며, 버퍼 또는 레벨 시프터가 필요하지 않으므로 전파 지연이 추가됩니다.

AMC1303Mx 홀드 시간 t_h(MIN)는 7ns이며, 10MHz 및 20MHz 클록 버전에서 지연 시간 t_d(MAX)는 15ns입니다. 문제는 AMC1303Mx 최소 홀드 시간 t_h(MIN)가 7ns이지만, 설정 및 홀드 시간 위반 없이 SDX_Dy에서 데이터 입력을 정확하게 수집하기 위해 SDFM 모듈에 10ns가 필요하다는 것입니다.

AMC1306E25와 같이 맨체스터로 인코딩된 비트 스트림 출력을 사용하는 절연 델타-시그마 모듈레이터의 경우 데이터 및 클록이 단일 와이어를 통해 전송됩니다. 따라서 수신 장치와 모듈레이터 클록 비교 시 설정 및 홀드 시간 요구 사항을 고려할 필요가 없습니다.

MCU 설정 및 홀드 시간 요구 사항을 충족하기 위해 일반적으로 사용되는 방법과 절충안은 클록 주파수를 줄이는 것입니다. 그러나 클록 주파수를 줄이면 절연 델타-시그마 모듈레이터의 데이터 출력 속도가 줄어들고 전류 측정의 지연 시간이 늘어납니다. 더 적합한 방법은 클록 에지 지연 보상을 사용하여 클록 신호의 클록 에지를 데이터 신호의 이상적인 샘플 지점으로 이동하여 설정 및 홀드 타이밍 요구 사항을 충족하는 것입니다. 이 방법을 사용하면 클록 주파수 제한이 사라져 절연 델타-시그마 모듈레이터와 시스템이 최대 성능으로 작동할 수 있습니다.