KOKA047A December   2023  – January 2024 AM2631 , AM2631-Q1 , AM2632 , AM2632-Q1 , AM2634 , AM2634-Q1 , AM263P4 , AM263P4-Q1 , AMC1303M2520 , AMC1305L25 , AMC1306M25 , TMS320F280033 , TMS320F280034 , TMS320F280034-Q1 , TMS320F280036-Q1 , TMS320F280036C-Q1 , TMS320F280037 , TMS320F280037-Q1 , TMS320F280037C , TMS320F280037C-Q1 , TMS320F280038-Q1 , TMS320F280038C-Q1 , TMS320F280039 , TMS320F280039-Q1 , TMS320F280039C , TMS320F280039C-Q1 , TMS320F280040-Q1 , TMS320F280040C-Q1 , TMS320F280041 , TMS320F280041-Q1 , TMS320F280041C , TMS320F280041C-Q1 , TMS320F280045 , TMS320F280048-Q1 , TMS320F280048C-Q1 , TMS320F280049 , TMS320F280049-Q1 , TMS320F280049C , TMS320F280049C-Q1 , TMS320F28075 , TMS320F28075-Q1 , TMS320F28076 , TMS320F28374D , TMS320F28374S , TMS320F28375D , TMS320F28375S , TMS320F28375S-Q1 , TMS320F28376D , TMS320F28376S , TMS320F28377D , TMS320F28377D-Q1 , TMS320F28377S , TMS320F28377S-Q1 , TMS320F28378D , TMS320F28378S , TMS320F28379D , TMS320F28379D-Q1 , TMS320F28379S , TMS320F28384D , TMS320F28384D-Q1 , TMS320F28384S , TMS320F28384S-Q1 , TMS320F28386D , TMS320F28386D-Q1 , TMS320F28386S , TMS320F28386S-Q1 , TMS320F28388D , TMS320F28388S , TMS320F28P650DH , TMS320F28P650DK , TMS320F28P650SH , TMS320F28P650SK , TMS320F28P659DH-Q1 , TMS320F28P659DK-Q1 , TMS320F28P659SH-Q1

 

  1.   1
  2.   요약
  3.   상표
  4. 1머리말
  5. 2디지털 인터페이스 타이밍 사양의 설계 과제
  6. 3클록 에지 지연 보상을 사용한 디자인 접근 방식
    1. 3.1 소프트웨어 구성 가능 위상 지연을 사용한 클록 신호 보상
    2. 3.2 하드웨어 구성 가능 위상 지연을 사용한 클록 신호 보상
    3. 3.3 클록 반환을 통한 클록 신호 보상
    4. 3.4 MCU에서 클록 반전에 의한 클록 신호 보상
  7. 4테스트 및 검증
    1. 4.1 테스트 장비 및 소프트웨어
    2. 4.2 소프트웨어 구성 가능 위상 지연을 사용한 클록 신호 보상 테스트
      1. 4.2.1 테스트 설정
      2. 4.2.2 테스트 측정 결과
    3. 4.3 MCU에서 클록 반전에 의한 클록 신호 보상 테스트
      1. 4.3.1 테스트 설정
      2. 4.3.2 테스트 측정 결과
        1. 4.3.2.1 테스트 결과 – GPIO123에서 클럭 입력의 클럭 반전 없음
        2. 4.3.2.2 테스트 결과 – GPIO123에서 클록 입력의 클록 반전
    4. 4.4 계산 툴을 사용한 디지털 인터페이스 타이밍 검증
      1. 4.4.1 보상 방법 없는 디지털 인터페이스
      2. 4.4.2 일반적으로 사용되는 방법 - 클록 주파수 줄이기
      3. 4.4.3 소프트웨어 구성 가능 위상 지연을 사용한 클록 에지 보상
  8. 5결론
  9. 6참고 자료
  10. 7Revision History

4.3.2 테스트 측정 결과

TMS320F28379D에서 내부 TI SDFM 소프트웨어 프로젝트를 실행했고, 여기서 두 GPIO인 GPIO122와 GPIO123이 SDFM 모드로 구성되었습니다. SDFM 필터는 Sinc3 및 OSR™ 64 필터용으로 구성됩니다. Sinc3 OSR64 필터는 +16384에서 -16384의 최대 풀 스케일 범위로 16비트 2의 보수 정수를 출력합니다.

테스트를 수행하기 위해 50% 듀티 사이클의 90도 위상 전환 10MHz 클록 신호 2개가 각각 GPIO123(SD1_C1)과 GPIO122(SD1_D1)에 공급됩니다. AMC1306EVM DOUT 데이터 비트 스트림은 상승 클록 에지에서만 변경되므로 클록 사이클당 한 번입니다. 이 테스트에서 SD1_D1 데이터는 절반 클록 사이클마다 0과 1 사이를 전환합니다. 이는 모든 클록 사이클에서 변경되는 AMC1306EVM DOUT 데이터 신호와 다릅니다.

이 특정 테스트 신호를 적용하므로 GPIO122(SD1_D1)의 입력 데이터는 GPIO123의 상승 클록 에지에서 항상 논리 '1'이며 하강 에지에서 항상 논리 '0'입니다. 따라서 OSR 64 필터를 사용하는 Sinc3 필터의 출력은 SDFM에서 테스트 데이터가 샘플링되는 클럭 에지에 따라 달라지며, Sinc3 OSR 64 필터 출력은 GPIO123에서 클록 반전이 없으면 16384(항상 샘플링 '1'), GPIO123에서 클록 반전이 있으면 -16384(항상 샘플링 '0')입니다.