KOKA047A December   2023  – January 2024 AM2631 , AM2631-Q1 , AM2632 , AM2632-Q1 , AM2634 , AM2634-Q1 , AM263P4 , AM263P4-Q1 , AMC1303M2520 , AMC1305L25 , AMC1306M25 , TMS320F280033 , TMS320F280034 , TMS320F280034-Q1 , TMS320F280036-Q1 , TMS320F280036C-Q1 , TMS320F280037 , TMS320F280037-Q1 , TMS320F280037C , TMS320F280037C-Q1 , TMS320F280038-Q1 , TMS320F280038C-Q1 , TMS320F280039 , TMS320F280039-Q1 , TMS320F280039C , TMS320F280039C-Q1 , TMS320F280040-Q1 , TMS320F280040C-Q1 , TMS320F280041 , TMS320F280041-Q1 , TMS320F280041C , TMS320F280041C-Q1 , TMS320F280045 , TMS320F280048-Q1 , TMS320F280048C-Q1 , TMS320F280049 , TMS320F280049-Q1 , TMS320F280049C , TMS320F280049C-Q1 , TMS320F28075 , TMS320F28075-Q1 , TMS320F28076 , TMS320F28374D , TMS320F28374S , TMS320F28375D , TMS320F28375S , TMS320F28375S-Q1 , TMS320F28376D , TMS320F28376S , TMS320F28377D , TMS320F28377D-Q1 , TMS320F28377S , TMS320F28377S-Q1 , TMS320F28378D , TMS320F28378S , TMS320F28379D , TMS320F28379D-Q1 , TMS320F28379S , TMS320F28384D , TMS320F28384D-Q1 , TMS320F28384S , TMS320F28384S-Q1 , TMS320F28386D , TMS320F28386D-Q1 , TMS320F28386S , TMS320F28386S-Q1 , TMS320F28388D , TMS320F28388S , TMS320F28P650DH , TMS320F28P650DK , TMS320F28P650SH , TMS320F28P650SK , TMS320F28P659DH-Q1 , TMS320F28P659DK-Q1 , TMS320F28P659SH-Q1

 

  1.   1
  2.   요약
  3.   상표
  4. 1머리말
  5. 2디지털 인터페이스 타이밍 사양의 설계 과제
  6. 3클록 에지 지연 보상을 사용한 디자인 접근 방식
    1. 3.1 소프트웨어 구성 가능 위상 지연을 사용한 클록 신호 보상
    2. 3.2 하드웨어 구성 가능 위상 지연을 사용한 클록 신호 보상
    3. 3.3 클록 반환을 통한 클록 신호 보상
    4. 3.4 MCU에서 클록 반전에 의한 클록 신호 보상
  7. 4테스트 및 검증
    1. 4.1 테스트 장비 및 소프트웨어
    2. 4.2 소프트웨어 구성 가능 위상 지연을 사용한 클록 신호 보상 테스트
      1. 4.2.1 테스트 설정
      2. 4.2.2 테스트 측정 결과
    3. 4.3 MCU에서 클록 반전에 의한 클록 신호 보상 테스트
      1. 4.3.1 테스트 설정
      2. 4.3.2 테스트 측정 결과
        1. 4.3.2.1 테스트 결과 – GPIO123에서 클럭 입력의 클럭 반전 없음
        2. 4.3.2.2 테스트 결과 – GPIO123에서 클록 입력의 클록 반전
    4. 4.4 계산 툴을 사용한 디지털 인터페이스 타이밍 검증
      1. 4.4.1 보상 방법 없는 디지털 인터페이스
      2. 4.4.2 일반적으로 사용되는 방법 - 클록 주파수 줄이기
      3. 4.4.3 소프트웨어 구성 가능 위상 지연을 사용한 클록 에지 보상
  8. 5결론
  9. 6참고 자료
  10. 7Revision History

4.2.1 테스트 설정

AMC1306EVM 및 C2000 TMS320F28379D Launchpad를 사용한 소프트웨어 구성 가능 위상 지연 측정과 함께 추가 클록 신호를 사용한 클록 신호 보상의 테스트 설정은 그림 4-1에 나와 있습니다. 이 측정을 위해 단일 종단 프로브를 사용하여 AMC1306EVM 클록 입력 CLKIN에서 클록 신호를 측정하고 SDFM의 MCU 데이터 입력 SD1_D1(GPIO122)에서 측정된 델타-시그마 변조기의 데이터 출력인 DOUT을 측정합니다. 소프트웨어 프로그래머블 위상 지연을 사용하는 클록 신호는 MCU SDFM(시그마-델타 필터 모듈) SD1_C1(GPIO123)의 클록 입력에서 측정됩니다. AMC1306EVM의 입력 핀 AINP와 AINN은 접지에 단락되어 50/50 1 및 0의 밀도가 출력됩니다. 아날로그 공급 AVDD는 EVM의 절연 변압기 회로를 사용하여 생성됩니다. 절연 모듈레이터 디지털 파워 공급 장치인 DVDD(3.3V)는 C2000 TMS320F28379D Launchpad로부터 제공됩니다.

AMC1306EVM 및 C2000 TMS320F28379D Launchpad를 사용한 소프트웨어의 위상 지연에 의한 클록 신호 보상 테스트그림 4-1 AMC1306EVM 및 C2000 TMS320F28379D Launchpad를 사용한 소프트웨어의 위상 지연에 의한 클록 신호 보상 테스트

그림 4-2는 해당 측정 지점과 Sitara AM243x Launchpad를 사용한 동일한 측정 설정을 보여줍니다.

AMC1306EVM 및 Sitara AM243x Launchpad를 사용한 소프트웨어 구성 가능 위상 지연에 의한 클록 신호 보상 테스트그림 4-2 AMC1306EVM 및 Sitara AM243x Launchpad를 사용한 소프트웨어 구성 가능 위상 지연에 의한 클록 신호 보상 테스트