KOKA047A December   2023  – January 2024 AM2631 , AM2631-Q1 , AM2632 , AM2632-Q1 , AM2634 , AM2634-Q1 , AM263P4 , AM263P4-Q1 , AMC1303M2520 , AMC1305L25 , AMC1306M25 , TMS320F280033 , TMS320F280034 , TMS320F280034-Q1 , TMS320F280036-Q1 , TMS320F280036C-Q1 , TMS320F280037 , TMS320F280037-Q1 , TMS320F280037C , TMS320F280037C-Q1 , TMS320F280038-Q1 , TMS320F280038C-Q1 , TMS320F280039 , TMS320F280039-Q1 , TMS320F280039C , TMS320F280039C-Q1 , TMS320F280040-Q1 , TMS320F280040C-Q1 , TMS320F280041 , TMS320F280041-Q1 , TMS320F280041C , TMS320F280041C-Q1 , TMS320F280045 , TMS320F280048-Q1 , TMS320F280048C-Q1 , TMS320F280049 , TMS320F280049-Q1 , TMS320F280049C , TMS320F280049C-Q1 , TMS320F28075 , TMS320F28075-Q1 , TMS320F28076 , TMS320F28374D , TMS320F28374S , TMS320F28375D , TMS320F28375S , TMS320F28375S-Q1 , TMS320F28376D , TMS320F28376S , TMS320F28377D , TMS320F28377D-Q1 , TMS320F28377S , TMS320F28377S-Q1 , TMS320F28378D , TMS320F28378S , TMS320F28379D , TMS320F28379D-Q1 , TMS320F28379S , TMS320F28384D , TMS320F28384D-Q1 , TMS320F28384S , TMS320F28384S-Q1 , TMS320F28386D , TMS320F28386D-Q1 , TMS320F28386S , TMS320F28386S-Q1 , TMS320F28388D , TMS320F28388S , TMS320F28P650DH , TMS320F28P650DK , TMS320F28P650SH , TMS320F28P650SK , TMS320F28P659DH-Q1 , TMS320F28P659DK-Q1 , TMS320F28P659SH-Q1

 

  1.   1
  2.   요약
  3.   상표
  4. 1머리말
  5. 2디지털 인터페이스 타이밍 사양의 설계 과제
  6. 3클록 에지 지연 보상을 사용한 디자인 접근 방식
    1. 3.1 소프트웨어 구성 가능 위상 지연을 사용한 클록 신호 보상
    2. 3.2 하드웨어 구성 가능 위상 지연을 사용한 클록 신호 보상
    3. 3.3 클록 반환을 통한 클록 신호 보상
    4. 3.4 MCU에서 클록 반전에 의한 클록 신호 보상
  7. 4테스트 및 검증
    1. 4.1 테스트 장비 및 소프트웨어
    2. 4.2 소프트웨어 구성 가능 위상 지연을 사용한 클록 신호 보상 테스트
      1. 4.2.1 테스트 설정
      2. 4.2.2 테스트 측정 결과
    3. 4.3 MCU에서 클록 반전에 의한 클록 신호 보상 테스트
      1. 4.3.1 테스트 설정
      2. 4.3.2 테스트 측정 결과
        1. 4.3.2.1 테스트 결과 – GPIO123에서 클럭 입력의 클럭 반전 없음
        2. 4.3.2.2 테스트 결과 – GPIO123에서 클록 입력의 클록 반전
    4. 4.4 계산 툴을 사용한 디지털 인터페이스 타이밍 검증
      1. 4.4.1 보상 방법 없는 디지털 인터페이스
      2. 4.4.2 일반적으로 사용되는 방법 - 클록 주파수 줄이기
      3. 4.4.3 소프트웨어 구성 가능 위상 지연을 사용한 클록 에지 보상
  8. 5결론
  9. 6참고 자료
  10. 7Revision History

머리말

절연 델타-시그마 모듈레이터는 서보 드라이브로봇 애플리케이션에서 션트 기반 위상 전류 감지에 일반적으로 사용됩니다. 정확하고 낮은 지연 시간의 절연 위상 전류 감지가 3상 인버터의 성능에 상당한 영향을 미치기 때문입니다. 델타-시그마 모듈레이터는 탁월한 잡음 내성, 높은 정밀도, 낮은 지연 시간 위상 전류 측정을 가능하게 하는 MCU로의 LVDS 또는 CMOS 인터페이스를 갖춘 디지털 비트 스트림을 제공합니다. 절연 모듈레이션에 대한 자세한 내용은 절연 증폭기와 절연 모듈레이터 비교 애플리케이션 노트를 참조하십시오.

종종 션트와 절연 델타-시그마 모듈레이터는 그림 1과 같이 전력계 PCB(인쇄 회로 보드)에 배치되는 반면 MCU는 별도의 제어 보드 PCB에 배치됩니다. PCB와 인터페이스 커넥터에 적절한 라우팅 체계는 디지털 신호 무결성을 위해 매우 중요합니다. 클록 및 데이터 라인 라우팅 및 종료에 대한 모범 사례는 모터 드라이브에서 절연 델타-시그마 모듈레이터를 사용한 더 나은 신호 무결성 (TI.com) 애플리케이션 보고서에서 설명합니다.

 MCU에서 아이솔레이터 모듈레이터까지의 디지털 인터페이스를 사용한 간소화된 3상 인버터 블록 다이어그램그림 1-1 MCU에서 아이솔레이터 모듈레이터까지의 디지털 인터페이스를 사용한 간소화된 3상 인버터 블록 다이어그램

모듈레이터 클록 에지와 디지털 비트 스트림 간 타이밍을 충족하기 위한 추가 설계 문제가 있을 수 있으며, 특히 신호 트레이스가 매우 길면 추가 버퍼 및 레벨 변환기가 사용됩니다. 그런 다음 모듈레이터 클록과 비트 신호의 추가 전파 지연으로 인해 설계자가 최대 21MHz(AMC1306)에서 15MHz 등으로 모듈레이터 클록을 줄여 MCU에서 클록 에지와 비트 스트림 데이터 간 타이밍을 충족해야 할 수 있습니다. 이 때문에 전체 위상 전류 측정 지연 시간은 선택한 변조기 클럭에 반비례하여 증가합니다. 예를 들어 오버샘플링 비율이 64인 일반적으로 사용되는 Sinc3 데시메이션 필터는 20MHz 모듈레이터 클록에서 측정 지연(전파 지연)이 4.8us이며, 15MHz 모듈레이터 클록만 사용할 수 있는 경우 지연 시간은 6.4us로 증가합니다.

이 문서의 다음 섹션에서는 이 설계 과제를 극복하기 위한 디지털 타이밍 보상 방법에 대한 개요를 설명하며, 절연 모듈레이터를 사용한 설계가 가장 높은 정밀도뿐 아니라 가장 쉽게 측정할 수 있음을 보여줍니다.