TMS320F28379D에서 내부 TI SDFM 소프트웨어 프로젝트를 실행했고, 여기서 두 GPIO인 GPIO122와 GPIO123이 SDFM 모드로 구성되었습니다. SDFM 데이터 필터는 오버샘플링 비율 64(OSR64)로 Sinc3용으로 구성됩니다. 테스트를 수행하기 위해 ePWM4 모듈로 50% 듀티 사이클을 가진 20MHz 클록 신호가 생성되고 AMC1306EVM의 CLKIN 핀에 공급됩니다. ePWM5 모듈은 50% 듀티 사이클 및 30ns 위상 편이를 사용하는 위상 동기 20MHz 클록 신호를 출력하도록 구성됩니다. 이 신호는 SD1_C1(GPIO123)으로 공급됩니다. AMC1306EVM DOUT 데이터 비트 스트림은 상승 클록 에지에서만 변경되므로 AMC1306 데이터 시트의 섹션 7.11 스위칭 특성에 설명된 대로 클록 사이클당 한 번씩 변경됩니다.

그림 4-3은 오실로스코프 측정 및 인터페이스 다이어그램을 보여줍니다. AMC1306EVM CLKIN 핀에 공급되는 클록 신호는 채널 3에서 녹색 파형으로 표시되어 있습니다. AMC1306EVM에 의한 데이터 신호 출력은 채널 2에서 빨간색으로 표시된 SD1_D1(GPIO122) 신호입니다. SD1_C1(GPIO123)으로 공급되는 위상 전환 클록 신호는 채널 1에서 파란색으로 측정된 파형입니다. SDFM 모듈이 위상 전환 클록 신호 SD1_C1(GPIO123)의 상승 에지를 기준으로 데이터 신호를 샘플링하면 결과 설정 시간은 약 18ns이며 결과 홀드 시간은 약 24ns입니다. 이를 통해 SDFM 인증 GPIO(3-샘플) 모드 0에 대한 최소 10ns의 TMS320F28379D 설정 및 홀드 타이밍이 충족됩니다. 또한 이 설계는 시스템 전파 지연의 변경(양극 또는 음극) 허용 오차를 가진 최적의 여유 값을 제공합니다.

그림 4-4은 Sitara AM243x Launchpad를 사용하여 수행한 동일한 테스트에 대한 측정 결과를 보여줍니다. 결론적으로 소프트웨어 구성 가능 위상 지연을 사용한 추가 클록 신호를 사용하는 클록 신호 보상은 MCU 설정 및 홀드 타이밍 요구 사항을 충족하는 승인된 방법입니다. 이 방법은 위상 편이의 값을 구성할 수 있어 자유도가 가장 높으며, 위상 전환 클록 신호 구현을 위해 추가 GPIO 핀만 필요하므로 광범위한 MCU에도 사용할 수 있습니다.