PGA112

AKTIV

Zero-Drift, 100-µV-Offset, 12-nV/√Hz-Rauschen, RRO (binäre Verstärkung), programmierbarer Verstärker

Produktdetails

PGA/VGA PGA Number of channels 2 Vs (min) (V) 2.2 Vs (max) (V) 5.5 Input type Single-ended Output type Single-ended Vos (offset voltage at 25°C) (typ) (mV) 0.025 Input offset drift (±) (typ) (µV/°C) 0.6 Input voltage noise (typ) (µV√Hz) 0.012 Interface type SPI Noise at 1 kHz (typ) (V√Hz) 0.000000013 BW at Acl (MHz) 10 Acl, min spec gain (V/V) 1 Architecture CMOS Features Daisy chain, Scope gains, Shutdown Slew rate (typ) (V/µs) 3 Iq per channel (typ) (mA) 1.08 Gain (max) (dB) 42 Gain error (typ) (%) 0.006 Gain drift (max) (ppm/°C) 0.5 Rating Catalog Operating temperature range (°C) -40 to 125
PGA/VGA PGA Number of channels 2 Vs (min) (V) 2.2 Vs (max) (V) 5.5 Input type Single-ended Output type Single-ended Vos (offset voltage at 25°C) (typ) (mV) 0.025 Input offset drift (±) (typ) (µV/°C) 0.6 Input voltage noise (typ) (µV√Hz) 0.012 Interface type SPI Noise at 1 kHz (typ) (V√Hz) 0.000000013 BW at Acl (MHz) 10 Acl, min spec gain (V/V) 1 Architecture CMOS Features Daisy chain, Scope gains, Shutdown Slew rate (typ) (V/µs) 3 Iq per channel (typ) (mA) 1.08 Gain (max) (dB) 42 Gain error (typ) (%) 0.006 Gain drift (max) (ppm/°C) 0.5 Rating Catalog Operating temperature range (°C) -40 to 125
VSSOP (DGS) 10 14.7 mm² 3 x 4.9
  • Rail-to-Rail Input and Output
  • Offset: 25 µV (Typical), 100 µV
    (Maximum)
  • Zerø Drift: 0.35 µV/°C (Typical), 1.2 µV/°C
    (Maximum)
  • Low Noise: 12 nV/√Hz
  • Input Offset Current: ±5 nA Maximum (25°C)
  • Gain Error: 0.1% Maximum (G ≥ 32),
    0.3% Maximum (G > 32)
  • Binary Gains: 1, 2, 4, 8, 16, 32, 64, 128 (PGA112,
    PGA116)
  • Scope Gains: 1, 2, 5, 10, 20, 50, 100, 200
    (PGA113, PGA117)
  • Gain Switching Time: 200 ns
  • 2 Channel MUX: PGA112, PGA113
    10 Channel MUX: PGA116, PGA117
  • Four Internal Calibration Channels
  • Amplifier Optimized for Driving CDAC ADCs
  • Output Swing: 50 mV to Supply Rails
  • AVDD and DVDD for Mixed Voltage Systems
  • IQ = 1.1 mA (Typical)
  • Software and Hardware Shutdown: IQ ≤ 4 µA
    (Typical)
  • Temperature Range: –40°C to 125°C
  • SPI™ Interface (10 MHz) With Daisy-Chain
    Capability
  • Rail-to-Rail Input and Output
  • Offset: 25 µV (Typical), 100 µV
    (Maximum)
  • Zerø Drift: 0.35 µV/°C (Typical), 1.2 µV/°C
    (Maximum)
  • Low Noise: 12 nV/√Hz
  • Input Offset Current: ±5 nA Maximum (25°C)
  • Gain Error: 0.1% Maximum (G ≥ 32),
    0.3% Maximum (G > 32)
  • Binary Gains: 1, 2, 4, 8, 16, 32, 64, 128 (PGA112,
    PGA116)
  • Scope Gains: 1, 2, 5, 10, 20, 50, 100, 200
    (PGA113, PGA117)
  • Gain Switching Time: 200 ns
  • 2 Channel MUX: PGA112, PGA113
    10 Channel MUX: PGA116, PGA117
  • Four Internal Calibration Channels
  • Amplifier Optimized for Driving CDAC ADCs
  • Output Swing: 50 mV to Supply Rails
  • AVDD and DVDD for Mixed Voltage Systems
  • IQ = 1.1 mA (Typical)
  • Software and Hardware Shutdown: IQ ≤ 4 µA
    (Typical)
  • Temperature Range: –40°C to 125°C
  • SPI™ Interface (10 MHz) With Daisy-Chain
    Capability

The PGA112 and PGA113 devices (binary and scope gains) offer two analog inputs, a three-pin SPI interface, and software shutdown in a 10-pin, VSSOP package. The PGA116 and PGA117 (binary and scope gains) offer 10 analog inputs, a SPI interface with daisy-chain capability, and hardware and software shutdown in a 20-pin TSSOP package.

All versions provide internal calibration channels for system-level calibration. The channels are tied to GND, 0.9 VCAL, 0.1 VCAL, and VREF, respectively. VCAL, an external voltage connected to Channel 0, is used as the system calibration reference. Binary gains are: 1, 2, 4, 8, 16, 32, 64, and 128; scope gains are: 1, 2, 5, 10, 20, 50, 100, and 200.

The PGA112 and PGA113 devices (binary and scope gains) offer two analog inputs, a three-pin SPI interface, and software shutdown in a 10-pin, VSSOP package. The PGA116 and PGA117 (binary and scope gains) offer 10 analog inputs, a SPI interface with daisy-chain capability, and hardware and software shutdown in a 20-pin TSSOP package.

All versions provide internal calibration channels for system-level calibration. The channels are tied to GND, 0.9 VCAL, 0.1 VCAL, and VREF, respectively. VCAL, an external voltage connected to Channel 0, is used as the system calibration reference. Binary gains are: 1, 2, 4, 8, 16, 32, 64, and 128; scope gains are: 1, 2, 5, 10, 20, 50, 100, and 200.

Herunterladen Video mit Transkript ansehen Video

Ähnliche Produkte, die für Sie interessant sein könnten

Selbe Funktionalität wie der verglichene Baustein bei gleicher Anschlussbelegung
PGA113 AKTIV Zero-Drift, 100-µV-Offset, 12-nV/√Hz-Rauschen, programmierbarer RRO-Verstärker (Scope-Gain) mit 2-Ka This device offers scope gains 1, 2, 5, 10, 20, 50, 100, 200 instead of binary gains
Selbe Funktionalität wie der verglichene Baustein bei abweichender Anschlussbelegung
PGA116 AKTIV Zero-Drift, 100-µV-Offset, 12-nV/√Hz-Rauschen, RRO (binäre Verstärkung), programmierb This device offers 10 channel mux instead of 2 channel mux.
PGA117 AKTIV Zero-Drift, 100-µV-Offset, 12-nV/√Hz-Rauschen, programmierbarer RRO-Verstärker (Scope-Gain) mit 10-K This device offers 10 channel mux instead of 2 channel mux, and scope gains instead of binary gains

Technische Dokumentation

star =Von TI ausgewählte Top-Empfehlungen für dieses Produkt
Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 2
Typ Titel Datum
* Data sheet PGA11x Zerø-Drift Programmable Gain Amplifier With Mux datasheet (Rev. C) PDF | HTML 30 Nov 2015
EVM User's guide PGA112/113EVM Users Guide (Rev. A) 17 Mai 2012

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Evaluierungsplatine

PGA112EVM-B — PGA112-Evaluierungsmodul Rev B

The PGA112EVM is an evaluation module that is used to fully evaluate the PGA112 programmable gain amplifier. The PGA112EVM consists of two printed circuit boards (PCBs). One board (the SM-USB-DIG Platform) generates the digital signals required to communicate with the PGA112. The second board is (...)

Benutzerhandbuch: PDF
Treiber oder Bibliothek

SPRCAE5 Metrology Library and Software for Concerto F28M35H52C

Unterstützte Produkte und Hardware

Unterstützte Produkte und Hardware

Produkte
C2000-Echtzeit-Mikrocontroller
F28M35H52C C2000™-Dual-Core-32 Bit-MCU mit 250 MIPS, 1024 KB Flash-Speicher F28M35H52C-Q1 C2000™-MCU für den Automobilbereich, zwei Kerne, 32 Bit, mit 250 MIPS, 1024 KB Flash
Linear- und Low-Dropout-Regler (LDO)
TLV1117 Linearer Spannungsregler, 800 mA, 15 V
Nicht invertierende Puffer & Treiber
SN74LVC2G07 2-Kanal-Puffer, 1,65 bis 5,5 V mit Open-Drain-Ausgängen
Verstärker mit programmierbarer Verstärkung (PGA) und mit variabler Verstärkung (VGA)
PGA112 Zero-Drift, 100-µV-Offset, 12-nV/√Hz-Rauschen, RRO (binäre Verstärkung), programmierbarer Verstärker
Präzisionsoperationsverstärker (Vos < 1 mV)
OPA4376 Vierfachpräzisions-Operationsverstärker mit geringem Rauschen und niedrigem Ruhestrom
Leistungsoperationsverstärker
AFE032 Kostengünstiges, integriertes, analoges Frontend für Powerline-Kommunikation (PLC) zur Ansteuerung v
Support-Software

SBOC272 PGA112/113EVM Software

Unterstützte Produkte und Hardware

Unterstützte Produkte und Hardware

Produkte
Verstärker mit programmierbarer Verstärkung (PGA) und mit variabler Verstärkung (VGA)
PGA112 Zero-Drift, 100-µV-Offset, 12-nV/√Hz-Rauschen, RRO (binäre Verstärkung), programmierbarer Verstärker PGA113 Zero-Drift, 100-µV-Offset, 12-nV/√Hz-Rauschen, programmierbarer RRO-Verstärker (Scope-Gain) mit 2-Ka
Support-Software

SBOC426 PGA112/113EVM Source Code

Unterstützte Produkte und Hardware

Unterstützte Produkte und Hardware

Produkte
Verstärker mit programmierbarer Verstärkung (PGA) und mit variabler Verstärkung (VGA)
PGA112 Zero-Drift, 100-µV-Offset, 12-nV/√Hz-Rauschen, RRO (binäre Verstärkung), programmierbarer Verstärker PGA113 Zero-Drift, 100-µV-Offset, 12-nV/√Hz-Rauschen, programmierbarer RRO-Verstärker (Scope-Gain) mit 2-Ka
Simulationstool

PSPICE-FOR-TI — PSpice® für TI Design-und Simulationstool

PSpice® für TI ist eine Design- und Simulationsumgebung, welche Sie dabei unterstützt, die Funktionalität analoger Schaltungen zu evaluieren. Diese voll ausgestattete Design- und Simulationssuite verwendet eine analoge Analyse-Engine von Cadence®. PSpice für TI ist kostenlos erhältlich und (...)
Simulationstool

TINA-TI — SPICE-basiertes analoges Simulationsprogramm

TINA-TI provides all the conventional DC, transient and frequency domain analysis of SPICE and much more. TINA has extensive post-processing capability that allows you to format results the way you want them. Virtual instruments allow you to select input waveforms and probe circuit nodes voltages (...)
Benutzerhandbuch: PDF
Gehäuse Pins CAD-Symbole, Footprints und 3D-Modelle
VSSOP (DGS) 10 Ultra Librarian

Bestellen & Qualität

Beinhaltete Information:
  • RoHS
  • REACH
  • Bausteinkennzeichnung
  • Blei-Finish/Ball-Material
  • MSL-Rating / Spitzenrückfluss
  • MTBF-/FIT-Schätzungen
  • Materialinhalt
  • Qualifikationszusammenfassung
  • Kontinuierliches Zuverlässigkeitsmonitoring
Beinhaltete Information:
  • Werksstandort
  • Montagestandort

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos