ADC10D040

アクティブ

デュアル・チャネル、10 ビット、40MSPS AD コンバータ(ADC)

この製品には新バージョンがあります。

open-in-new 代替品と比較
比較対象デバイスと類似の機能
新規 ADC3910D065 アクティブ シングル クロック サイクルのレイテンシ、最大 16 倍のデシメーション、デジタル コンパレータ搭載、10 ビット、2 チャネル、65MSPS ADC Lower power and smaller package size

製品詳細

Sample rate (max) (Msps) 40 Resolution (Bits) 10 Number of input channels 2 Interface type Parallel CMOS, TTL Analog input BW (MHz) 140 Features Low Power Rating Catalog Peak-to-peak input voltage range (V) 1.4 Power consumption (typ) (mW) 267 Architecture Two-Step SNR (dB) 60 ENOB (Bits) 9.5 SFDR (dB) 72 Operating temperature range (°C) -40 to 85 Input buffer No
Sample rate (max) (Msps) 40 Resolution (Bits) 10 Number of input channels 2 Interface type Parallel CMOS, TTL Analog input BW (MHz) 140 Features Low Power Rating Catalog Peak-to-peak input voltage range (V) 1.4 Power consumption (typ) (mW) 267 Architecture Two-Step SNR (dB) 60 ENOB (Bits) 9.5 SFDR (dB) 72 Operating temperature range (°C) -40 to 85 Input buffer No
TQFP (PFB) 48 81 mm² 9 x 9
  • Internal sample-and-hold
  • Internal Reference Capability
  • Dual gain settings
  • Offset correction
  • Selectable offset binary or 2's complement output
  • Multiplexed or parallel output bus
  • Single +3.0V to 3.6V operation
  • Power down and standby modes
  • 3V TTL Logic input/output compatible

Key Specifications

Resolution

10 Bits

Conversion Rate

40 MSPS

ENOB

9.4 Bits (typ)

DNL

0.35 LSB (typ)

Conversion Latency Parallel Outputs

2.5 Clock Cycles

  • Multiplexed Outputs, I Data Bus

    2.5 Clock Cycles

    Multiplexed Outputs, Q Data Bus

    3 Clock Cycles

PSRR

90 dB

Power Consumption-Normal Operation

267 mW (typ)

  • Power Down Mode

    < 1 mW (typ)

    Fast Recovery Standby Mode

    30 mW (typ)


  • Internal sample-and-hold
  • Internal Reference Capability
  • Dual gain settings
  • Offset correction
  • Selectable offset binary or 2's complement output
  • Multiplexed or parallel output bus
  • Single +3.0V to 3.6V operation
  • Power down and standby modes
  • 3V TTL Logic input/output compatible

Key Specifications

Resolution

10 Bits

Conversion Rate

40 MSPS

ENOB

9.4 Bits (typ)

DNL

0.35 LSB (typ)

Conversion Latency Parallel Outputs

2.5 Clock Cycles

  • Multiplexed Outputs, I Data Bus

    2.5 Clock Cycles

    Multiplexed Outputs, Q Data Bus

    3 Clock Cycles

PSRR

90 dB

Power Consumption-Normal Operation

267 mW (typ)

  • Power Down Mode

    < 1 mW (typ)

    Fast Recovery Standby Mode

    30 mW (typ)


The ADC10D040 is a dual low power, high performance CMOS analog-to-digital converter that digitizes signals to 10 bits resolution at sampling rates up to 45 MSPS while consuming a typical 267 mW from a single 3.3V supply. No missing codes is guaranteed over the full operating temperature range. The unique two stage architecture achieves 9.4 Effective Bits over the entire Nyquist band at 40 MHz sample rate. An output formatting choice of offset binary or 2's complement coding and a choice of two gain settings eases the interface to many systems. Also allowing great flexibility of use is a selectable 10-bit multiplexed or 20-bit parallel output mode. An offset correction feature minimizes the offset error.

To ease interfacing to most low voltage systems, the digital output power pins of the ADC10D040 can be tied to a separate supply voltage of 1.5V to 3.6V, making the outputs compatible with other low voltage systems. When not converting, power consumption can be reduced by pulling the PD (Power Down) pin high, placing the converter into a low power state where it typically consumes less than 1 mW and from which recovery is less than 1 ms. Bringing the STBY (Standby) pin high places the converter into a standby mode where power consumption is about 30 mW and from which recovery is 800 ns.

The ADC10D040's speed, resolution and single supply operation make it well suited for a variety of applications, including high speed portable applications.

Operating over the industrial (-40° <= TA <= +85°C) temperature range, the ADC10D040 is available in a 48-pin TQFP. An evaluation board is available to ease the design effort.


The ADC10D040 is a dual low power, high performance CMOS analog-to-digital converter that digitizes signals to 10 bits resolution at sampling rates up to 45 MSPS while consuming a typical 267 mW from a single 3.3V supply. No missing codes is guaranteed over the full operating temperature range. The unique two stage architecture achieves 9.4 Effective Bits over the entire Nyquist band at 40 MHz sample rate. An output formatting choice of offset binary or 2's complement coding and a choice of two gain settings eases the interface to many systems. Also allowing great flexibility of use is a selectable 10-bit multiplexed or 20-bit parallel output mode. An offset correction feature minimizes the offset error.

To ease interfacing to most low voltage systems, the digital output power pins of the ADC10D040 can be tied to a separate supply voltage of 1.5V to 3.6V, making the outputs compatible with other low voltage systems. When not converting, power consumption can be reduced by pulling the PD (Power Down) pin high, placing the converter into a low power state where it typically consumes less than 1 mW and from which recovery is less than 1 ms. Bringing the STBY (Standby) pin high places the converter into a standby mode where power consumption is about 30 mW and from which recovery is 800 ns.

The ADC10D040's speed, resolution and single supply operation make it well suited for a variety of applications, including high speed portable applications.

Operating over the industrial (-40° <= TA <= +85°C) temperature range, the ADC10D040 is available in a 48-pin TQFP. An evaluation board is available to ease the design effort.


ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート ADC10D040 Dual 10-Bit, 40 MSPS, 267 mW A/D Converter (jp) データシート (Rev. F 翻訳版) 最新英語版 (Rev.G) PDF | HTML 2005年 2月 25日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

シミュレーション・モデル

ADC10D040 IBIS Model

SNAM010.ZIP (4 KB) - IBIS Model
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
TQFP (PFB) 48 Ultra Librarian

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ