AM6252ATCGHAALW アクティブ

プロセッサ・コア：

• 最高 1.4GHz、クワッド 64 ビットまでの Arm Cortex-A53 マイクロプロセッサ・サブシステム
  • SECDED ECC 付き 512KB L2 共有キャッシュを搭載したクワッド・コア Cortex-A53 クラスタ
  • 各 A53 コアには、SECDED ECC を備えた 32KB L1 D キャッシュおよびパリティ保護を備えた 32KB L1 I キャッシュを搭載
• 最高 400MHz、シングル・コア Arm® Cortex®-M4F MCU
  • 256KB の SRAM (SECDED ECC 付き)
• 専用デバイス / パワー・マネージャ

マルチメディア：

• ディスプレイ・サブシステム
  • デュアル・ディスプレイのサポート
  • 各ディスプレイで 1920x1080 @ 60fps
  • 1 個の 2048x1080 + 1 個の 1280x720
  • ディスプレイごとに独立した PLL を使用して、最大 165MHz のピクセル・クロックをサポートします
  • OLDI (4 レーン LVDS - 2x) および DPI (24 ビット RGB LVCMOS)
  • 凍結フレーム検出や MISR データ・チェックなどの安全機能をサポートします
• 3D グラフィックス処理ユニット
  • クロックあたり 1 ピクセル以上
  • 500 メガピクセル / 秒を超える速度
  • 500 を超える MTexels/s、8 を超える GFLOP
  • 少なくとも 2 つの合成層をサポート
  • 最大 2048x1080 @ 60fps をサポート
  • ARGB32、RGB565、YUV 形式をサポート
  • 2D グラフィックス対応
  • OpenGL ES 3.1、Vulkan 1.2
• 1 つのカメラ・シリアル・インターフェイス (CSI-Rx) - DPHY 付きの 4 レーン
  • MIPI CSI-2 v1.3 準拠 + MIPI D-PHY 1.2
  • 最大 1.5Gbps の 1、2、3、4 データ・レーン・モードをサポート
  • CRC チェック + RAM 上の ECC による ECC 検証 / 訂正
  • 仮想チャネルのサポート (最大 16)
  • DMA 経由で DDR にストリーム・データを直接書き込む機能

メモリ・サブシステム：

• 最大 816KB のオンチップ RAM
  • SECDED ECC 付きの 64KB のオンチップ RAM (OCSRAM) は、最大 2 つの独立したメモリ・バンクについて、32KB 単位でより小さなバンクに分割できます
  • SMS サブシステムに SECDED ECC を搭載した 256KB のオンチップ RAM
  • テキサス・インスツルメンツのセキュリティ・ファームウェア用の SMS サブシステムに SECDED ECC を搭載した 176KB のオンチップ RAM
  • Cortex-M4F MCU サブシステムに SECDED ECC を搭載した 256KB のオンチップ RAM
  • デバイス / パワー・マネージャ・サブシステムに SECDED ECC を搭載した 64KB のオンチップ RAM
• DDR サブシステム (DDRSS)
  • LPDDR4、DDR4 メモリ・タイプをサポート
  • インライン ECC 付きの 16 ビット・データ・バス
  • 最高 1600MT/s の速度をサポート
  • アドレス可能な最大距離
    • 8GBytes + DDR4
    • 4GBytes + LPDDR4

機能安全：

• 機能安全準拠予定 [産業用]
  • 機能安全アプリケーション向けに開発
  • IEC 61508 機能安全システム設計を支援するドキュメントを準備中
  • SIL 3 までを対象とする決定論的対応能力
  • SIL 2 までを対象とするハードウェア・インテグリティ
  • 安全関連認証
    • TUV SUD による IEC 61508 認定を計画中
• 機能安全準拠予定 [車載用]
  • 機能安全アプリケーション向けに開発
  • ISO 26262 機能安全システム設計を支援するドキュメントを準備中
  • ASIL D までを対象とする決定論的対応能力
  • ASIL B までを対象とするハードウェア・インテグリティ
  • 安全関連認証
    • TUV SUD による ISO 26262 認定を計画中
• AEC - Q100 認定済み

セキュリティ：

• セキュア・ブート対応
  • ハードウェアで強化された信頼の基点 (RoT：Root-of-Trust)
  • バックアップ・キーによる RoT の切り替えをサポート
  • テイクオーバー保護、IP 保護、ロールバック禁止保護のサポート
• 信頼できる実行環境 (TEE) に対応
  • Arm TrustZone をベースとする TEE
  • 分離用の広範なファイアウォール・サポート
  • セキュアなウォッチドッグ / タイマ / IPC
  • セキュアなストレージのサポート
  • リプレイ保護メモリ・ブロック (RPMB) のサポート
• 専用セキュリティ・コントローラ、ユーザー・プログラマブルな HSM コア、専用セキュリティ DMA および IPC サブシステム付き、絶縁処理用
• 暗号化アクセラレーション対応
  • 受信データ・ストリームに基づいてキーマテリアルを自動的に切り替えできるセッション認識暗号化エンジン
    • 暗号化コアをサポート
  • AES - 128/192/256 ビットのキー・サイズ
  • SHA2 - 224/256/384/512 ビットのキー・サイズ
  • DRBG と真性乱数発生器
  • セキュア・ブート対応のため PKA (公開鍵アクセラレータ) により RSA/ECC 処理を支援
• デバッグのセキュリティ
  • ソフトウェア制御によるセキュアなデバッグ・アクセス
  • セキュリティ対応のデバッグ

PRU サブシステム：

• 最大 333MHz で動作するデュアル・コア・プログラマブル・リアルタイム・ユニット・サブシステム (PRUSS)
• 追加の機能など、サイクル精度の高いプロトコルを実現するために GPIO を駆動することを目的としています。
  • 汎用入出力 (GPIO)
  • UART
  • I 2C
  • 外部 ADC
• PRU ごとに 16KB のプログラム・メモリ、SECDED ECC 付き
• PRU ごとに 8KB のデータ・メモリ、SECDED ECC 付き
• 32KB 汎用メモリ、SECDED ECC 付き
• CRC32/16 HW アクセラレータ
• 30 x 32 ビット・レジスタの 3 バンクを備えたスクラッチ・パッド・メモリ
• 9 個のキャプチャ・イベントと 16 個の比較イベントを搭載した 1 つの産業用 64 ビット・タイマと、低速および高速の補正
• 1 つの割り込みコントローラ (INTC)、最小 64 の入力イベントをサポート

高速インターフェイス：

• 次の機能をサポートするイーサネット・スイッチを内蔵 (合計 2 つの外部ポート)
  • RMII (10/100) または RGMII (10/100/1000)
  • IEEE1588 (Annex D、Annex E、Annex F と 802.1AS PTP)
  • Clause 45 MDIO PHY 管理
  • ALE エンジン (512 の分類子) に基づくパケット分類器
  • プライオリティ・ベースのフロー制御
  • 時間に制約のあるネットワーク機能 (TSN) のサポート
  • 4 個の CPU ハードウェア割り込みペーシング
  • ハードウェアの IP/UDP/TCP チェックサム・オフロード
• 2 つの USB2.0 ポート
  • USB ホスト、USB ペリフェラル、USB デュアルロール・デバイス (DRD モード) として構成可能なポート
  • USB VBUS 検出機能を内蔵
  • USB 経由のトレースをサポート

一般的な接続機能：

• 9 個のユニバーサル非同期レシーバ・トランスミッタ (UART)
• 5 個のシリアル・ペリフェラル・インターフェイス (SPI) コントローラ
• 6 個の内蔵回路間 (I 2C) ポート
• 3 個のマルチチャネル・オーディオ・シリアル・ポート (McASP)
  • 最高 50MHz の送信および受信クロック
  • TX と RX の各クロックが独立した 3 個の McASP で最大 16/10/6 本のシリアル・データ・ピン
  • 時分割多重化 (TDM)、IC 間サウンド (I2S)、および類似のフォーマットをサポート
  • デジタル・オーディオ・インターフェイス送信 (SPDIF、IEC60958-1、AES-3 フォーマット) をサポート
  • 送受信用 FIFO バッファ (256 バイト)
  • オーディオ・リファレンス出力クロックのサポート
• 3 個の拡張 PWM モジュール (ePWM)
• 3 個の拡張直交エンコーダ・パルス・モジュール (eQEP)
• 3 個の拡張キャプチャ・モジュール (eCAP)
• 汎用 I/O (GPIO) では、すべての LVCMOS I/O を GPIO として構成できます
• 3 個のコントローラ・エリア・ネットワーク (CAN) モジュール、CAN-FD をサポート
  • CAN プロトコル 2.0A、B、ISO 11898-1 に準拠
  • 完全な CAN FD のサポート (最大 64 データ・バイト)
  • メッセージ RAM のパリティ / ECC チェック
  • 最大速度：8Mbps

メディアおよびデータ・ストレージ：

• 2 つのマルチメディア・カード / セキュア・デジタル (MMC/SD) インターフェイス
  • 1 個の 8 ビット eMMC インターフェイス、最大速度 HS200
  • 2 個の 4 ビット SD/SDIO インターフェイス、最大 UHS-I
  • eMMC 5.1、SD 3.0、SDIO バージョン 3.0 に準拠
• 最大 133MHz の 1 つの汎用メモリ・コントローラ (GPMC)
  • 柔軟な 8 および 16 ビットの非同期メモリ・インターフェイスと、最大 4 つのチップ (22 ビット・アドレス) セレクト (NAND、NOR、Muxed-NOR、SRAM)
  • BCH コードを使用して 4、8、または 16 ビット ECC をサポート
  • ハミング・コードを使用して 1 ビット ECC をサポート
  • エラー特定モジュール (ELM)
    • GPMC と組み合わせて使用すると、BCH アルゴリズムで生成されたシンドローム多項式により、データ・エラーのアドレスを特定可能
    • BCH アルゴリズムに基づいて、512 バイトのブロックごとに 4、8、または 16 ビットのエラーを特定可能
• DDR/SDR をサポートする OSPI/QSPI
  • シリアル NAND およびシリアル NOR フラッシュ・デバイスをサポート
  • 4GByte のメモリ・アドレスをサポート
  • オプションのオンザフライ暗号化を備えた XIP モード

パワー・マネージメント：

• デバイス / パワー・マネージャでサポートされている低消費電力モード
  • CAN/GPIO/UART ウェークアップに対する部分的 IO サポート
  • ディープスリープ
  • MCU のみ
  • スタンバイ
  • Cortex-A53 用のダイナミック周波数スケーリング

最適なパワー・マネージメント・ソリューション：

• 推奨される TPS65219 パワー・マネージメント IC (PMIC)
  • デバイスの電源要件を満たすように特別に設計されたコンパニオン PMIC
  • さまざまな使用事例をサポートするためのフレキシブルなマッピングと工場出荷時にプログラムされた構成

ブート・オプション：

• UART
• I 2C EEPROM
• OSPI/QSPI フラッシュ
• GPMC NOR/NAND フラッシュ
• シリアル NAND フラッシュ
• SD カード
• eMMC
• マス・ストレージ・デバイスからの USB (ホスト) ブート
• 外部ホストからの USB (デバイス) ブート (DFU モード)
• イーサネット

テクノロジー / パッケージ：

• 16nm テクノロジー
• 13mm × 13mm、0.5mm ピッチ、425 ピン FCCSP BGA (ALW)
• 17.2mm × 23mm、0.8mm ピッチ、441 ピンの FCBGA (AMC)