TS5A6542
- Specified Break-Before-Make Switching
- Low ON-State Resistance (0.75 Max)
- Control Inputs Referenced to VIO
- Low Charge Injection
- Excellent ON-State Resistance Matching
- Low Total Harmonic Distortion (THD)
- 2.25-V to 5.5-V Power Supply (V+)
- 1.65-V to 1.95-V Logic Supply (VIO)
- Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
- ESD Performance Tested Per JESD 22
- 4000-V Human-Body Model
(A114-B, Class II) - 1000-V Charged-Device Model (C101)
- 400-V Machine Model (A115-A)
- 4000-V Human-Body Model
- COM Port to GND
- 8000-V Human-Body Model
(A114-B, Class II) - ±15-kV Contact Discharge (IEC 61000-4-2)
- 8000-V Human-Body Model
- APPLICATIONS
- Cell Phones
- PDAs
- Portable Instrumentation
The TS5A6542 is a single-pole double-throw (SPDT) analog switch that is designed to operate from 2.25 V to 5.5 V. The device offers a low ON-state resistance with an excellent channel-to-channel ON-state resistance matching, and the break-before-make feature to prevent signal distorion during the transferring of a signal from one path to another. The device has excellent total harmonic distortion (THD) performance and consumes very low power. These features make this device suitable for portable audio applications.
The TS5A6542 has a separate logic supply pin (VIO) that is characterized to operate from 1.65 V to 1.95 V. VIO powers the control circuitry, which allows the TS5A6542 to be controlled by 1.8-V signals.
技術資料
種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | データシート | TS5A6542 0.75-Ohm SPDT Analog Switch With Input Logic Translation データシート (Rev. C) | 2009年 12月 11日 | |||
アプリケーション・ノート | 2 ピン・インターフェイスを使用した TWS の高効率充電 (Rev. A 翻訳版) | PDF | HTML | 英語版 (Rev.A) | PDF | HTML | 2023年 6月 19日 | |
アプリケーション・ノート | Selecting the Correct Texas Instruments Signal Switch (Rev. E) | PDF | HTML | 2022年 6月 2日 | |||
アプリケーション・ノート | Multiplexers and Signal Switches Glossary (Rev. B) | PDF | HTML | 2021年 12月 1日 | |||
アプリケーション・ノート | Preventing Excess Power Consumption on Analog Switches | 2008年 7月 3日 | ||||
アプリケーション・ノート | Semiconductor Packing Material Electrostatic Discharge (ESD) Protection | 2004年 7月 8日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
LEADLESS-ADAPTER1 — TI の 6、8、10、12、16、20 ピン・リードレス・パッケージの迅速なテスト向けの表面実装から DIP ヘッダーへのアダプタ
パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
---|---|---|
DSBGA (YZP) | 8 | Ultra Librarian |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。