DAC39J84
- Resolution: 16-Bit
- Maximum Sample Rate: 2.8GSPS
- Maximum Input Data Rate: 1.25GSPS
- JESD204B Interface
- 8 JESD204B Serial Input Lanes
- 12.5 Gbps Maximum Bit Rate per Lane
- Subclass 1 Multi-DAC Synchronization
- On-Chip Very Low Jitter PLL
- Selectable 1x –16x Interpolation
- Independent Complex Mixers with 48-bit NCO/
or ±n×Fs/8 - Wideband Digital Quadrature Modulator Correction
- Sinx/x Correction Filters
- Fractional Sample Group Delay Correction
- Multi-Band Mode: Digital Summation of Independent
Complex Signals - 3/4-Wire Serial Control Bus (SPI)
- Integrated Temperature Sensor
- JTAG Boundary Scan
- Pin-Compatible with Quad-Channel DAC37J84/
DAC38J84 Family - Power Dissipation: 1.8W at 2.8GSPS
- Package: 10 mm × 10 mm, 144-Ball Flip-Chip BGA
The DAC39J84 is a low power, 16-bit, quad-channel, 2.8 GSPS digital to analog converter (DAC) with JESD204B interface.
Digital data is input to the device through 1, 2, 4 or 8 configurable serial JESD204B lanes running up to 12.5 Gbps with on-chip termination and programmable equalization. The interface allows JESD204B Subclass 1 SYSREF based deterministic latency and full synchronization of multiple devices.
The device includes features that simplify the design of complex transmit architectures. Fully bypassable 2x to 16x digital interpolation filters with over 90 dB of stop-band attenuation simplify the data interface and reconstruction filters. An on-chip 48-bit Numerically Controlled Oscillator (NCO) and independent complex mixers allow flexible and accurate carrier placement.
A high-performance low jitter PLL simplifies clocking of the device without significant impact on the dynamic range. The digital Quadrature Modulator Correction (QMC) and Group Delay Correction (QDC) enable complete IQ compensation for gain, offset, phase, and group delay between channels in direct up-conversion applications. A programmable Power Amplifier (PA) protection mechanism is available to provide PA protection in cases when the abnormal power behavior of the input data is detected.
기술 자료
유형 | 직함 | 날짜 | ||
---|---|---|---|---|
* | Data sheet | DAC39J84 Quad-Channel, 16-Bit, 2.8 GSPS, Digital-to-Analog Converter with 12.5 Gbps JESD204B Interface datasheet (Rev. A) | PDF | HTML | 2015/01/26 |
Application note | DAC3xJ8x Device Initialization and SYSREF Configuration | 2017/09/27 | ||
EVM User's guide | DAC3XJ8XEVM User's Guide (Rev. B) | 2016/04/28 | ||
Application note | System solution for avionics & defense | 2015/09/23 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
DAC39J84EVM — DAC39J84 쿼드 채널, 16비트, 2.5GSPC, 1x~16x 보간 디지털-아날로그 컨버터 EVM
DAC39J84EVM은 고속 JESD204B 인터페이스 DAC39J84 평가를 위해 설계된 평가 모듈(EVM)입니다. 이 EVM에는 온보드 클로킹 솔루션(LMK04828), 변압기 연결 출력부, 전체 전력 솔루션, 사용이 간편한 소프트웨어 GUI 및 USB 인터페이스가 포함되어 있습니다.
DAC39J84EVM은 고속 데이터 컨버터 평가를 위해 고속 데이터 컨버터 프로(HSDCPro) 소프트웨어를 통해 텍사스 인스트루먼트의 JESD204B 패턴 생성기 카드, TSW14J56EVM와 매끄럽게 호환되도록 설계되었습니다. (...)
ABACO-3P-FMC120 — Abaco Systems® 4채널 16비트 ADC/DAC 입력/출력 FPGA 메자닌 카드
The Abaco FMC120 provides four 16-bit analog-to-digital converters (ADCs) and four 16-bit digital-to-analog converters (DACs). The module highlights two products from Texas Instruments: the ADS54J60 two-channel, 16-bit, 1-GSPS ADC (two) and the DAC39J84 four-channel, 16-bit, 2.8-GSPS DAC (one) in a (...)
TI-JESD204-IP — TI 고속 데이터 변환기에 연결된 FPGA용 JESD204 고속 설계 IP
JESD204 고속 설계 IP는 TI 고속 데이터 컨버터와 함께 사용할 수 있도록 로열티 없이 제공됩니다. TI는 특정 FPGA 플랫폼과 TI 데이터 컨버터 JMODE 간에 (...)
PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
TIDA-00996 — 동기화된 멀티 트랜스미터 레퍼런스 디자인: 여러 DAC의 시간 정렬 방법
TIDA-00335 — 고대역폭, 고주파수 트랜스미터 레퍼런스 디자인
패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
---|---|---|
FCCSP (AAV) | 144 | Ultra Librarian |
주문 및 품질
- RoHS
- REACH
- 디바이스 마킹
- 납 마감/볼 재질
- MSL 등급/피크 리플로우
- MTBF/FIT 예측
- 물질 성분
- 인증 요약
- 지속적인 신뢰성 모니터링
- 팹 위치
- 조립 위치
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.