ソフトウェア
IDE (統合開発環境)、コンパイラ、またはデバッガ
TIDA-00426
12Gbps マルチチャネル BERT 基板のリファレンス・デザイン
TIDA-00426
概要
This reference design is a 12-Gbps low-cost bit error tester (BERT) capable of generating and checking up to 8 channels of pseudo-random binary sequences (PRBS). This validated design is a convenient way to generate multi-channels high speed serial bit streams of up to 12-Gbps, and checking incoming serial bit streams for possble bit errors. This design can be used as a hand-held BERT useful for evaluating the signal integrity and bit error error performance of a high speed sub-system.
特長
- Eight Pattern Generation Channels
- Eight Pattern Checking Channels
- Optional External Reference Clock Inputs
- Onboard USB-to-I2C for Easy Device Programming
- Status Display LEDs
組み立てられたボードは、テストと性能検証のみの目的で開発されたものであり、販売していません。
設計ファイルと製品
設計ファイル
すぐに使用できるシステム・ファイルをダウンロードすると、設計プロセスを迅速化できます。
TIDRM98.PDF (231 K)
設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト
製品
設計や代替製品候補に TI 製品を含めます。
MSP430 マイコン
MSP430F5529 — 128KB フラッシュと 8KB SRAM と 12 ビット ADC とコンパレータと DMA と UART/SPI/I2C と USB と HW 乗算器搭載、25MHz マイコン
データシート: PDF | HTML開発を始める
技術資料
= TI が選択した主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 2
| 種類 | タイトル | 英語版のダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | 設計ガイド | 12-Gbps BERT Board Reference Design | 2016年 5月 16日 | |||
| 技術記事 | Eye doctor: Reflections and how to deal with them in high-speed systems | PDF | HTML | 2016年 9月 8日 |