TIDEP0070
66AK2Gx ベース・システムでメモリの信頼性を向上させる DDR ECC のリファレンス・デザイン
TIDEP0070
概要
This reference design describes system considerations for Dual Data Rate (DDR) memory interface with Error Correcting Code (ECC) support in high-reliability applications, based on the 66AK2Gx Multicore DSP + ARM processor System-on-Chip (SoC). It enables developers to implement a high reliability based solution rapidly by discussing system interfaces, board hardware, software, throughput performance and diagnostic procedures.
特長
- Optimized high speed signal routing
- Surface-mount PCIe x1 socket
- Example of AC coupling capacitor placement
- Example of recommended differential pair spacing
組み立てられたボードは、テストと性能検証のみの目的で開発されたものであり、販売していません。
設計ファイルと製品
設計ファイル
すぐに使用できるシステム・ファイルをダウンロードすると、設計プロセスを迅速化できます。
TIDRLE6A.PDF (119 K)
設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト
TIDRLE6.PDF (117 K)
設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト
製品
設計や代替製品候補に TI 製品を含めます。
技術資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 2
| 種類 | タイトル | 英語版のダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| 設計ガイド | 66AK2Gxベース・システムのメモリ信頼性を向上するDDR ECCのリファレンス・デザイン (Rev. B 翻訳版) | 英語版 (Rev.B) | 2018年 7月 12日 | |||
| 設計ガイド | K2G汎用EVM (GP EVM)用のPCI-Express PCB設計上の考慮事項のリファレンス・デザイン (Rev. A 翻訳版) | 英語版 (Rev.A) | 2018年 7月 12日 |