製品詳細

Technology family V Rating Space Operating temperature range (°C) -55 to 125
Technology family V Rating Space Operating temperature range (°C) -55 to 125
CFP (HFG) 76 517.8426 mm² 25.31 x 20.46
  • 20-ns Read, 13.8-ns Write Through Maximum Access Time
  • Functionally Compatible With Commercial
    512K x 32 SRAM Devices
  • Built-In EDAC (Error Detection and Correction) to Mitigate Soft Errors
  • Built-In Scrub Engine for Autonomous Correction
  • CMOS Compatible Input and Output Level, Three State Bidirectional
    Data Bus
    • 3.3 ±0.3-V I/O, 1.8 ±0.15-V CORE
  • Radiation Performance(1)
  • Uses Both Substrate Engineering and Radiation Hardened by Design (HBD)(2)
  • TID Immunity > 3e5 rad (Si)
  • SER < 5e-17 Upsets/Bit-Day (Core Using EDAC and Scrub)(3)
  • Latch up immunity > LET = 110 MeV (T = 398K)
  • Available in a 76-Lead Ceramic Quad Flatpack
  • Engineering Evaluation (/EM) Samples are Available(4)
  • (1) Radiation tolerance is a typical value based upon initial device qualification. Radiation Data and Lot Acceptance Testing is available – contact factory for details.
    (2) HardSIL™ technology and memory design under a license agreement with Silicon Space Technology (SST).
    (3) SER calculated using CREME96 for geosynchronous orbit,
    solar minimum.
    (4) These units are intended for engineering evaluation only. They are processed to a non-compliant flow (e.g. no burn-in, etc.) and are tested to temperature rating of 25°C only. These units are not suitable for qualification, production, radiation testing or flight use. Parts are not warranted for performance on full MIL specified temperature range of –55°C to 125°C or operating life.

    • 20-ns Read, 13.8-ns Write Through Maximum Access Time
    • Functionally Compatible With Commercial
      512K x 32 SRAM Devices
    • Built-In EDAC (Error Detection and Correction) to Mitigate Soft Errors
    • Built-In Scrub Engine for Autonomous Correction
    • CMOS Compatible Input and Output Level, Three State Bidirectional
      Data Bus
      • 3.3 ±0.3-V I/O, 1.8 ±0.15-V CORE
    • Radiation Performance(1)
    • Uses Both Substrate Engineering and Radiation Hardened by Design (HBD)(2)
    • TID Immunity > 3e5 rad (Si)
    • SER < 5e-17 Upsets/Bit-Day (Core Using EDAC and Scrub)(3)
    • Latch up immunity > LET = 110 MeV (T = 398K)
  • Available in a 76-Lead Ceramic Quad Flatpack
  • Engineering Evaluation (/EM) Samples are Available(4)
  • (1) Radiation tolerance is a typical value based upon initial device qualification. Radiation Data and Lot Acceptance Testing is available – contact factory for details.
    (2) HardSIL™ technology and memory design under a license agreement with Silicon Space Technology (SST).
    (3) SER calculated using CREME96 for geosynchronous orbit,
    solar minimum.
    (4) These units are intended for engineering evaluation only. They are processed to a non-compliant flow (e.g. no burn-in, etc.) and are tested to temperature rating of 25°C only. These units are not suitable for qualification, production, radiation testing or flight use. Parts are not warranted for performance on full MIL specified temperature range of –55°C to 125°C or operating life.

    The SMV512K32 is a high performance asynchronous CMOS SRAM organized as 524,288 words by 32 bits. It is pin selectable between two modes: master or slave. The master device selection provides user defined autonomous EDAC scrubbing options. The slave device selection employs a scrub on demand feature that can be initiated by a master device. Three read cycles and four write cycles (described below) are available depending on the user needs.

    The SMV512K32 is a high performance asynchronous CMOS SRAM organized as 524,288 words by 32 bits. It is pin selectable between two modes: master or slave. The master device selection provides user defined autonomous EDAC scrubbing options. The slave device selection employs a scrub on demand feature that can be initiated by a master device. Three read cycles and four write cycles (described below) are available depending on the user needs.

    ダウンロード 字幕付きのビデオを表示 ビデオ

    技術資料

    star =TI が選定したこの製品の主要ドキュメント
    結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
    9 をすべて表示
    種類 タイトル 最新の英語版をダウンロード 日付
    * データシート 16-Mb Radiation-Hardened SRAM データシート (Rev. I) 2014年 1月 2日
    * SMD SMV512K32-SP SMD 5962-11237 2016年 7月 8日
    セレクション・ガイド TI Space Products (Rev. J) 2024年 2月 12日
    その他の技術資料 TI Engineering Evaluation Units vs. MIL-PRF-38535 QML Class V Processing (Rev. A) 2023年 8月 31日
    アプリケーション・ノート Heavy Ion Orbital Environment Single-Event Effects Estimations (Rev. A) PDF | HTML 2022年 11月 17日
    アプリケーション・ノート Single-Event Effects Confidence Interval Calculations (Rev. A) PDF | HTML 2022年 10月 19日
    アプリケーション・ノート 16 MB Radiation-Hardened SRAM with EDAC to Mitigate Soft Errors (Rev. A) 2019年 8月 2日
    e-Book(PDF) Radiation Handbook for Electronics (Rev. A) 2019年 5月 21日
    ユーザー・ガイド SMV512K32-CVAL User Guide 2012年 1月 12日

    設計および開発

    その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

    パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
    CFP (HFG) 76 Ultra Librarian

    購入と品質

    記載されている情報:
    • RoHS
    • REACH
    • デバイスのマーキング
    • リード端子の仕上げ / ボールの原材料
    • MSL 定格 / ピーク リフロー
    • MTBF/FIT 推定値
    • 使用原材料
    • 認定試験結果
    • 継続的な信頼性モニタ試験結果
    記載されている情報:
    • ファブの拠点
    • 組み立てを実施した拠点

    サポートとトレーニング

    TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

    コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

    TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

    ビデオ