TLC555M
- 超低消費電力
- VDD = 5V で 1mW (標準値)
- 非安定モードで動作可能
- レール・ツー・レールにスイング可能な CMOS 出力
- 高い出力電流能力
- シンク:標準値 100mA
- 出典:標準値 10mA
- 出力は CMOS、TTL、MOS と完全互換
- 電源電流が少ないため出力遷移中のスパイクが小さい
- 2V~15V の単一電源動作
- NE555 と機能的に交換可能 (同じピン配置)
- ANSI/ESDA/JEDEC JS-001 に準拠し、1000V を超える ESD 保護
- 車載対応 Q-Temp で利用可能
- 高信頼性の車載用アプリケーション
- 構成制御と印刷のサポート
- 車載用規格の認定
TLC555 は、テキサス・インスツルメンツの LinCMOS™ テクノロジを利用して製造されたモノリシック タイミング回路です。このタイマは CMOS、TTL、MOS ロジックと完全互換であり、最高 2 MHz の周波数で動作します。このデバイスは入力インピーダンスが高いため、NE555 または LM555 で対応しているタイミング コンデンサよりも小さな値のコンデンサに対応しています。その結果、より正確な時間遅延と発振が可能です。電源電圧の範囲全体にわたって低消費電力を実現します。
NE555 と同様、TLC555 のトリガ・レベルは電源電圧の約 1/3、スレッショルド・レベルは電源電圧の約 2/3 です。これらの電圧レベルは、制御電圧ピン (CONT) を使用して変更できます。トリガ入力 (TRIG) がトリガ・レベルより低くなると、フリップ・フロップがセットされ、出力は HIGH になります。TRIG がトリガ・レベルより高く、かつスレッショルド入力 (THRES) がスレッショルド・レベルより高くなると、フリップ・フロップはリセットされ、出力は LOW になります。リセット入力 (RESET) は他のすべての入力より優先され、新しいタイミング・サイクルの開始に使用できます。RESET を LOW にすると、フリップ・フロップはリセットされ、出力は LOW になります。出力が LOW のとき常に、放電ピン (DISCH) と GND との間に低インピーダンスの経路が形成されます。誤トリガを防止するため、未使用の入力はすべて、適切なロジック・レベルに接続する必要があります。
技術資料
種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | データシート | TLC555 LinCMOS™ テクノロジ タイマ データシート (Rev. J 翻訳版) | PDF | HTML | 英語版 (Rev.J) | PDF | HTML | 2023年 12月 20日 |
* | SMD | TLC555M SMD 5962-89503 | 2016年 6月 21日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
TLC555 TINA-TI Astable Reference Design (Rev. B)
TLC555 TINA-TI Mono Reference Design (Rev. B)
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
設計とシミュレーション向けの環境である PSpice for TI (...)
パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
---|---|---|
CDIP (JG) | 8 | Ultra Librarian |
LCCC (FK) | 20 | Ultra Librarian |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。