CDCBT1001
- Clock frequency range: DC to 24 MHz
- 1.2-V to 1.8-V LVCMOS clock level translation:
- VDD_IN = 1.2 V ± 10%
- VDD_OUT = 1.8 V ± 10%
- Low additive jitter and phase noise:
- 0.8-ps maximum 12-kHz to 5-MHz additive RMS jitter (fout = 24 MHz)
- –120-dBc/Hz maximum phase noise at 1-kHz offset (fout = 24 MHz)
- –148-dBc/Hz maximum phase noise floor (fout = 24 MHz, foffset ≥ 1 MHz)
- 5-ns 20% to 80% rise/fall time
- 10-ns propagation delay
- Low current consumption
- –40°C to 85°C operating temperature range
The CDCBT1001 is a 1.2-V to 1.8-V clock buffer and level translator. The VDD_IN pin supply voltage defines the input LVCMOS clock level. The VDD_OUT pin supply voltage defines the output LVCMOS clock level. VDD_IN = 1.2 V ± 10%. VDD_OUT = 1.8 V ± 10%
The 12-kHz to 5-MHz additive RMS jitter at 24 MHz is less than 0.8 ps.
技術文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 3 | 類型 | 標題 | 日期 | ||
|---|---|---|---|---|
| * | Data sheet | CDCBT1001 1.2-V to 1.8-V Clock Buffer and Level Translator datasheet | PDF | HTML | 2022年 5月 20日 |
| EVM User's guide | CDCBT1001EVM Evaluation Instructions | PDF | HTML | 2022年 5月 16日 | |
| Certificate | CDCBT1001EVM EU RoHS Declaration of Conformity (DoC) | 2022年 3月 25日 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
模擬工具
PSPICE-FOR-TI — PSpice® for TI 設計與模擬工具
PSpice® for TI is a design and simulation environment that helps evaluate functionality of analog circuits. This full-featured, design and simulation suite uses an analog analysis engine from Cadence®. Available at no cost, PSpice for TI includes one of the largest model libraries in the (...)
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| X2SON (DPW) | 5 | Ultra Librarian |
訂購與品質
內含資訊：
- RoHS
- REACH
- 產品標記
- 鉛塗層/球物料
- MSL 等級/回焊峰值
- MTBF/FIT 估算值
- 材料內容
- 認證摘要
- 進行中持續性的可靠性監測
內含資訊：
- 晶圓廠位置
- 組裝地點
建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。