ADC14155

アクティブ

14 ビット、155MSPS、1.1GHz の入力帯域幅、A/D コンバータ (ADC)

製品詳細

Sample rate (max) (Msps) 155 Resolution (Bits) 14 Number of input channels 1 Interface type Parallel CMOS Analog input BW (MHz) 1100 Features High Performance Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 967 Architecture Pipeline SNR (dB) 72.3 ENOB (Bits) 11.6 SFDR (dB) 89.7 Operating temperature range (°C) -40 to 85 Input buffer No
Sample rate (max) (Msps) 155 Resolution (Bits) 14 Number of input channels 1 Interface type Parallel CMOS Analog input BW (MHz) 1100 Features High Performance Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 967 Architecture Pipeline SNR (dB) 72.3 ENOB (Bits) 11.6 SFDR (dB) 89.7 Operating temperature range (°C) -40 to 85 Input buffer No
WQFN (RHS) 48 49 mm² 7 x 7

  • 1.1 GHz Full Power Bandwidth
  • Internal sample-and-hold circuit
  • Low power consumption
  • Internal precision 1.0V reference
  • Single-ended or Differential clock modes
  • Data Ready output clock
  • Clock Duty Cycle Stabilizer
  • Dual +3.3V and +1.8V supply operation (+/- 10%)
  • Power-down mode
  • Offset binary or 2's complement output data format
  • 48-pin LLP package, (7x7x0.8mm, 0.5mm pin-pitch)

  • Key Specifications

    Resolution

    14 Bits

    Conversion Rate

    155 MSPS

    SNR (fIN = 70 MHz)

    71.3 dBFS (typ)

    SFDR (fIN = 70 MHz)

    87.0 dBFS (typ)

    ENOB (fIN = 70 MHz)

    11.5 bits (typ)

    Full Power Bandwidth

    1.1 GHz (typ)

    Power Consumption

    967 mW (typ)


  • 1.1 GHz Full Power Bandwidth
  • Internal sample-and-hold circuit
  • Low power consumption
  • Internal precision 1.0V reference
  • Single-ended or Differential clock modes
  • Data Ready output clock
  • Clock Duty Cycle Stabilizer
  • Dual +3.3V and +1.8V supply operation (+/- 10%)
  • Power-down mode
  • Offset binary or 2's complement output data format
  • 48-pin LLP package, (7x7x0.8mm, 0.5mm pin-pitch)

  • Key Specifications

    Resolution

    14 Bits

    Conversion Rate

    155 MSPS

    SNR (fIN = 70 MHz)

    71.3 dBFS (typ)

    SFDR (fIN = 70 MHz)

    87.0 dBFS (typ)

    ENOB (fIN = 70 MHz)

    11.5 bits (typ)

    Full Power Bandwidth

    1.1 GHz (typ)

    Power Consumption

    967 mW (typ)


    The ADC14155 is a high-performance CMOS analog-to-digital converter capable of converting analog input signals into 14-bit digital words at rates up to 155 Mega Samples Per Second (MSPS). This converter uses a differential, pipelined architecture with digital error correction and an on-chip sample-and-hold circuit to minimize power consumption and the external component count, while providing excellent dynamic performance. A unique sample-and-hold stage yields a full-power bandwidth of 1.1 GHz. The ADC14155 operates from dual +3.3V and +1.8V power supplies and consumes 967 mW of power at 155 MSPS.

    The separate +1.8V supply for the digital output interface allows lower power operation with reduced noise. A power-down feature reduces the power consumption to 5 mW with the clock input disabled, while still allowing fast wake-up time to full operation.

    The differential inputs provide a full scale differential input swing equal to 2 times the reference voltage. A stable 1.0V internal voltage reference is provided, or the ADC14155 can be operated with an external reference.

    The ADC14155 can be configured for either single-ended or differential operation. Clock mode (differential versus single-ended) and output data format (offset binary versus 2's complement) are pin-selectable. A duty cycle stabilizer maintains performance over a wide range of clock duty cycles.

    The ADC14155 is available in a 48-lead LLP package and operates over the industrial temperature range of −40°C to +85°C.


    The ADC14155 is a high-performance CMOS analog-to-digital converter capable of converting analog input signals into 14-bit digital words at rates up to 155 Mega Samples Per Second (MSPS). This converter uses a differential, pipelined architecture with digital error correction and an on-chip sample-and-hold circuit to minimize power consumption and the external component count, while providing excellent dynamic performance. A unique sample-and-hold stage yields a full-power bandwidth of 1.1 GHz. The ADC14155 operates from dual +3.3V and +1.8V power supplies and consumes 967 mW of power at 155 MSPS.

    The separate +1.8V supply for the digital output interface allows lower power operation with reduced noise. A power-down feature reduces the power consumption to 5 mW with the clock input disabled, while still allowing fast wake-up time to full operation.

    The differential inputs provide a full scale differential input swing equal to 2 times the reference voltage. A stable 1.0V internal voltage reference is provided, or the ADC14155 can be operated with an external reference.

    The ADC14155 can be configured for either single-ended or differential operation. Clock mode (differential versus single-ended) and output data format (offset binary versus 2's complement) are pin-selectable. A duty cycle stabilizer maintains performance over a wide range of clock duty cycles.

    The ADC14155 is available in a 48-lead LLP package and operates over the industrial temperature range of −40°C to +85°C.


    ダウンロード 字幕付きのビデオを表示 ビデオ

    技術資料

    star =TI が選定したこの製品の主要ドキュメント
    結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
    5 をすべて表示
    種類 タイトル 最新の英語版をダウンロード 日付
    * データシート ADC14155 14-Bit, 155 MSPS, 1.1 GHz Bandwidth A/D Converter (jp) データシート (Rev. H 翻訳版) 最新英語版 (Rev.I) PDF | HTML 2011年 8月 16日
    アプリケーション・ノート AN-1718 Differential Amplifier Applications Up to 400 MHz (Rev. B) 2013年 5月 1日
    ユーザー・ガイド 14-Bit, 155 MSPS Analog to Digital Converter User Guide 2012年 1月 25日
    アプリケーション・ノート Application Note 1718 Differential Amplifier Applications Up to 400 MHz (jp) 2007年 11月 14日
    アプリケーション・ノート 高性能シグナルパスに最適なアンプ、ADC、およびクロックの選択 英語版 2007年 9月 13日

    設計および開発

    その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

    シミュレーション・ツール

    PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

    PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

    設計とシミュレーション向けの環境である PSpice for TI (...)
    パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
    WQFN (RHS) 48 Ultra Librarian

    購入と品質

    記載されている情報:
    • RoHS
    • REACH
    • デバイスのマーキング
    • リード端子の仕上げ / ボールの原材料
    • MSL 定格 / ピーク リフロー
    • MTBF/FIT 推定値
    • 使用原材料
    • 認定試験結果
    • 継続的な信頼性モニタ試験結果
    記載されている情報:
    • ファブの拠点
    • 組み立てを実施した拠点

    推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

    サポートとトレーニング

    TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

    コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

    TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

    ビデオ