CDCEL913-Q1
- 車載アプリケーション認定済み
- 以下の結果で AEC-Q100 認定済み:
- デバイス温度グレード
- CDCE913-Q1 のグレード 1:動作時周囲温度範囲:-40℃~+125℃
- CDCEL913-Q1 のグレード 3:動作時周囲温度範囲:-40℃~+85℃
- デバイス HBM ESD 分類レベル H2
- デバイス CDM ESD 分類レベル C6
- デバイス温度グレード
- 機能安全対応
- システム内プログラミングおよび EEPROM
- シリアル プログラム可能な揮発性レジスタ
- 不揮発性 EEPROM に顧客設定を保存
- 柔軟な入力クロック設定の概念
- 外部水晶振動子:8MHz~32MHz
- オンチップ VCXO:プル範囲 ±150ppm
- シングルエンドの LVCMOS:最高 160MHz
- 出力周波数を最高 230MHz まで自由に選択可能
- 低ノイズの PLL コア
- PLL ループ フィルタ コンポーネントを内蔵
- 短いジッタ時間 (標準値 50ps)
- 独立した出力供給ピン:
- CDCE913-Q1:3.3V および 2.5V
- CDCEL913-Q1:1.8V
- 柔軟なクロック ドライバ
- 3 つのユーザ定義可能な制御入力 [S0、S1、S2] を、SSC 選択、周波数切り替え、出力イネーブル、電源オフなどに使用可能
- ビデオ、オーディオ、USB、IEEE1394、RFID、Bluetooth、WLAN、イーサネット、GPS に高精度のクロックを生成
- TI-DaVinci™、OMAP™、DSP を使用して共通クロックの周波数を生成
- SSC 変調をプログラム可能
- 0PPM のクロック生成が可能
- 1.8V デバイス電源
- TSSOP パッケージ
- 開発およびプログラミング キットにより PLL の設計とプログラムが容易 (テキサス・インスツルメンツの Pro-Clock™)
CDCE913-Q1 および CDCEL913-Q1 デバイスは、モジュラー型フェーズ ロック ループ (PLL) ベースのプログラマブル クロック シンセサイザです。これらのデバイスには、出力クロック、入力信号、制御ピンなど柔軟でプログラム可能なオプションがあり、ユーザーは CDCE913-Q1 および CDCEL913-Q1 をそれぞれの仕様に合わせて構成できます。
CDCE913-Q1 および CDCEL913-Q1 は、単一の入力周波数から最大 3 つの出力クロックを生成できるため、基板面積とコストを削減できます。さらに、複数出力を備えたクロック ジェネレータは、複数の水晶振動子を 1 つのクロック ジェネレータで置き換えることができます。本デバイスは、システムの小型化やコスト効率の向上が進んでいる、ADAS のインフォテインメント システムやカメラ システムのヘッド ユニット アプリケーションやテレマティックス アプリケーションに最適です。
それぞれの出力は、内蔵の構成可能な PLL を使用して、230MHz までの任意のクロック周波数にシステム内でプログラム可能です。また、PLL は拡散スペクトル クロック (SSC) もサポートし、ダウンおよびセンター拡散をプログラム可能です。その結果、電磁干渉 (EMI) 性能が向上し、CISPR-25 などの業界規格の適合を可能とします。
3 つのユーザー定義制御ピンを使用して、周波数プログラミングと SSC のカスタマイズにアクセスできます。この結果、クロックの制御に追加のインターフェイスを使用する必要がなくなります。ユーザーのニーズに応じて、特定のパワーアップやパワーダウン シーケンスを定義することもできます。
技術資料
種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | データシート | 1.8V、2.5V、3.3V 出力付き CDCE913-Q1 および CDCEL913-Q1 プログラマブル 1-PLL VCXO クロック シンセサイザ データシート (Rev. D 翻訳版) | PDF | HTML | 最新英語版 (Rev.E) | PDF | HTML | 2024年 2月 22日 |
アプリケーション・ノート | Crystal or Crystal Oscillator Replacement with Silicon Devices | 2014年 6月 18日 | ||||
アプリケーション・ノート | VCXO Application Guideline for CDCE(L)9xx Family (Rev. A) | 2012年 4月 23日 | ||||
アプリケーション・ノート | General I2C / EEPROM usage for the CDCE(L)9xx family | 2010年 1月 26日 | ||||
アプリケーション・ノート | Troubleshooting I2C Bus Protocol | 2009年 10月 19日 | ||||
アプリケーション・ノート | Usage of I2C for CDCE(L)949, CDCE(L)937, CDCE(L)925, CDCE(L)913 | 2009年 9月 23日 | ||||
アプリケーション・ノート | Generating Low Phase-Noise Clocks for Audio Data Converters from Low Frequency | 2008年 3月 31日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
DS90UB981-Q1EVM — DS90UB981-Q1 DSI ~ FPD-Link IV ブリッジ シリアライザの評価基板
DS90UB981-Q1MEVM — DS90UB981-Q1:4K DSI から FPD-Link IV へのブリッジ シリアライザの評価基板
DS90UB983-Q1EVM — DS90UB983-Q1 DisplayPort から FPD-Link IV へのブリッジ シリアライザの評価基板
DS90Ux983-Q1EVM は、DisplayPort から FPD-Link IV へのシリアライザである DS90Ux983-Q1 を評価するための評価基板です。DS90Ux983-Q1 は、4K、30 ビット/ピクセル、60Hz を含め、超高品位 (UHD) の解像度をサポートしています。DisplayPort 入力は、DisplayPort v1.4 との互換性があり、レーンあたり最大 8.1Gbps の速度に対応しています。FPD-Link インターフェイスは、FPD-Link IV モードでチャネルあたり最大 13.5Gbps の速度に、また、FPD-Link III (...)
DS90UB983-Q1MEVM — DS90UB983-Q1 DisplayPort から FPD-Link IV へのブリッジ シリアライザの評価基板
DS90Ux983-Q1MEVM は、DisplayPort から FPD-Link IV へのシリアライザである DS90Ux983-Q1 を評価するための評価基板です。 DS90Ux983-Q1 は、4K、30 ビット/ピクセル、60Hz を含め、超高品位 (UHD) の解像度をサポートしています。DisplayPort 入力は、DisplayPort v1.4 との互換性があり、レーンあたり最大 8.1Gbps の速度に対応しています。FPD-Link インターフェイスは、FPD-Link IV モードでチャネルあたり最大 13.5Gbps の速度に、また、FPD-Link (...)
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング・ソフトウェア
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
設計とシミュレーション向けの環境である PSpice for TI (...)
パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
---|---|---|
TSSOP (PW) | 14 | Ultra Librarian |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。