評価基板 (EVM) 向けの GUI
CDCUN1208LP
- PCIe Gen1、Gen2、Gen3 に対応
- 構成オプション (ピンまたは SPI/I2C を使用)
- 入力タイプ (HCSL、LVDS、LVCMOS)
- 出力タイプ (HCSL、LVDS、LVCMOS)
- 信号のエッジ・レート (低速、中速、高速)
- クロック入力分周値 (/1、/2、/4、/8) - IN2 のみ
- 低消費電力で電源管理機能を搭載、1.8V 動作と出力イネーブル制御に対応
- 電圧レギュレータ内蔵で PSNR が向上
- 非常に優れた付加ジッタ性能
- 100MHz の LVDS で、200 fs RMS (10kHz～20MHz)
- 100MHz の HCSL で、160 fs RMS (10kHz～20MHz)
- 100MHz の LVDS で、200 fs RMS (10kHz～20MHz)
- 最大動作周波数
- 差動モード：最高 400MHz
- LVCMOS モード：最高 250MHz
- 2kV HBM、500V CDM を超える ESD 保護
- 産業用温度範囲 (-40°C～85°C)
- 広い電源電圧範囲 (1.8V、2.5V、3.3V)
CDCUN1208LP は、広い動作電圧範囲、2 つのユニバーサル差動/シングル・エンド入力、エッジ・レート制御付きのユニバーサル出力 (HCSL、LVDS、LVCMOS) を備えた 2:8 ファンアウト・バッファです。このクロック・バッファは PCIe Gen1、Gen2、Gen3 に対応しています。本デバイスの入力の 1 つは、/1、/2、/4、/8 の分周値を設定できる分周器です。CDCUN1208LP は 32 ピンの QFN パッケージで供給され、ソリューションの占有面積を削減できます。このデバイスは柔軟性が高く、簡単に使用できます。特定ピンの状態により、電源オン時のデバイス構成が決定されます。または、CDCUN1208LP に搭載されている SPI/I2C ポートを使用して、ホスト・プロセッサからデバイスの設定を制御できます。CDCUN1208LP は付加ジッタ性能が非常に優れており、低消費電力です。出力部には 4 本の専用電源ピンがあり、出力ポートはそれぞれ異なる電源ドメインで動作できます。これにより、外部のロジック・レベル変換回路を必要とせずに、異なるLVCMOSレベルでスイッチングするデバイスにクロックを供給できます。
技術資料
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
2 をすべて表示 | 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | CDCUN1208LP 400MHz、低消費電力、2:8 ファンアウト・バッファ、ユニバーサル入力および出力付き データシート (Rev. D 翻訳版) | PDF | HTML | 英語版 (Rev.D) | PDF | HTML | 2019年 6月 7日 |
| EVM ユーザー ガイド (英語) | CDCUN1208LP EVM User's Guide | 2012年 4月 4日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
評価ボード
CDCUN1208LPEVM — CDCUN1208LP 評価モジュール
The CDCUN1208LP is a 2:8 fan-out buffer featuring a wide operating supply range, two universal differential/ single ended inputs, and universal outputs (HCSL, LVDS, or LVCMOS) with clock edge rate control. One of the device inputs includes a divider that provides divide values of /1, /2, /4, and (...)
ユーザー ガイド: PDF
設計ツール
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング・ソフトウェア
Clock tree architect はクロック・ツリーの合成ツールであり、開発中システムの要件に基づいてクロック・ツリー・ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム・レベルのマルチチップ・クロック供給ソリューションを生成します。
シミュレーション・ツール
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。
設計とシミュレーション向けの環境である PSpice for TI (...)
設計とシミュレーション向けの環境である PSpice for TI (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VQFN (RHB) | 32 | Ultra Librarian |
購入と品質
記載されている情報：
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
記載されている情報：
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。