ADC09DJ1300
- ADC Core:
- Resolution: 9 Bit
- Maximum sampling rate: 1.3 GSPS
- Non-interleaved architecture
- Internal dither reduces high-order harmonics
- Performance specifications (–1 dBFS):
- SNR (100 MHz): 53.5 dBFS
- ENOB (100 MHz): 8.5 Bits
- SFDR (100 MHz): 64 dBc
- Noise floor (–20 dBFS): –143 dBFS
- Full-scale input voltage: 800 mVPP-DIFF
- Full-power input bandwidth: 6 GHz
- JESD204C Serial data interface:
- Support for 2 to 8 (Quad/Dual channel) or 1 to 4 (Single channel) total SerDes lanes
- Maximum baud-rate: 17.16 Gbps
- 64B/66B and 8B/10B encoding modes
- Subclass-1 support for deterministic latency
- Compatible with JESD204B receivers
- Optional internal sampling clock generation
- Internal PLL and VCO (7.2–8.2 GHz)
- SYSREF Windowing eases synchronization
- Four clock outputs simplify system clocking
- Reference clocks for FPGA or adjacent ADC
- Reference clock for SerDes transceivers
- Timestamp input and output for pulsed systems
- Power consumption (1 GSPS):
- Quad Channel: 450 mW / channel
- Dual channel: 625 mW / channel
- Single channel: 940 mW
- Power supplies: 1.1 V, 1.9 V
ADC09xJ1300 is a family of quad, dual and single channel, 9-bit, 1.3 GSPS analog-to-digital converters (ADC). Low power consumption, high sampling rate and 9-bit resolution makes the ADC09xJ1300 ideally suited for suited for a variety of multi-channel communications and test systems.
Full-power input bandwidth (-3 dB) of 6 GHz enables direct RF sampling of of L-band and S-band.
技術文件
類型 | 標題 | 日期 | ||
---|---|---|---|---|
* | Data sheet | ADC09xJ1300 Quad, Dual, Single Channel, 1.3-GSPS, 9-bit Analog-to-Digital Converter (ADC) with JESD204C Interface datasheet | PDF | HTML | 2021年 8月 19日 |
設計與開發
如需其他條款或必要資源,請按一下下方的任何標題以檢視詳細頁面 (如有)。
ADC09QJ1300EVM — 具有 JESD204C 介面且適用於四通道、9 位元、1.3-GSPS ADC 的 ADC09QJ1300 評估模組
ADC09QJ1300 評估模組 (EVM) 可用於評估 ADC09QJ1300-Q1 裝置。ADC09QJ1300-Q1 是一款具有緩衝類比輸入的低功耗、9 位元、四通道、1.3-GSPS 類比轉數位轉換器 (ADC),和具有 JESD204B/C 介面的整合式數位降壓轉換器。此 EVM 具有變壓器耦合類比輸入,可適應廣泛的訊號來源和頻率。
EVM 隨附 LMK04828 JESD204B/C 時鐘產生器,並且可配置為提供適用於完整 JESD204B/C 子類別 1 計時解決方案的超低抖動 ADC 裝置時鐘與 SYSREF。
ADC09QJ1300-Q1 和 LMK04828 (...)
TSW12QJ1600EVM — ADC12QJ1600-Q1 8 通道 (兩個同步 4 通道) 12 位元 1.6-GSPS JESD204C 介面 ADC 評估模組
TSW12QJ1600 評估模組 (EVM) 用於評估具備不同前端選項的 ADC12QJ1600-Q1 類比轉數位轉換器 (ADC)。ADC12QJ1600-Q1 是一款具有四個類比輸入通道的 12 位元 ADC,能以高達每秒 1.6 千兆取樣率 (GSPS) 運作。
此設計在相同印刷電路板 (PCB) 上有兩項 ADC12QJ1600-Q1 裝置,可用來展示多個 ADC 同步化、決定性延遲,並以各種前端選項 (AC 耦合變壓器;DC 耦合選項與 LMH32401) 測試 ADC 的性能。此設計也示範如何透過菊鏈將 PLL 參考輸出 (PLLREFO+、PLLREFO-) 從一個 ADC (...)
PSPICE-FOR-TI — PSpice® for TI 設計與模擬工具
封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
---|---|---|
FCCSP (AAV) | 144 | Ultra Librarian |
訂購與品質
- RoHS
- REACH
- 產品標記
- 鉛塗層/球物料
- MSL 等級/回焊峰值
- MTBF/FIT 估算值
- 材料內容
- 認證摘要
- 進行中持續性的可靠性監測
- 晶圓廠位置
- 組裝地點