產品詳細資料

Protocols DDR2 Configuration 4:1 Number of channels 11 Bandwidth (MHz) 400 Supply voltage (max) (V) 1.9 Supply voltage (min) (V) 1.7 Ron (typ) (mΩ) 10000 Input/output voltage (min) (V) 0 Input/output voltage (max) (V) 1.9 Supply current (typ) (µA) 700 ESD HBM (typ) (kV) 2.5 Operating temperature range (°C) 0 to 85 ESD CDM (kV) 0.75 Input/output continuous current (max) (mA) 100 COFF (typ) (pF) 2.5 CON (typ) (pF) 4.6 OFF-state leakage current (max) (µA) 10 Propagation delay time (µs) 0.000297 Ron (max) (mΩ) 17000 RON flatness (typ) (Ω) 1.5 Turnoff time (disable) (max) (ns) 2.1 Turnon time (enable) (max) (ns) 2.1 VIH (min) (V) 1.1 VIL (max) (V) 0.66
Protocols DDR2 Configuration 4:1 Number of channels 11 Bandwidth (MHz) 400 Supply voltage (max) (V) 1.9 Supply voltage (min) (V) 1.7 Ron (typ) (mΩ) 10000 Input/output voltage (min) (V) 0 Input/output voltage (max) (V) 1.9 Supply current (typ) (µA) 700 ESD HBM (typ) (kV) 2.5 Operating temperature range (°C) 0 to 85 ESD CDM (kV) 0.75 Input/output continuous current (max) (mA) 100 COFF (typ) (pF) 2.5 CON (typ) (pF) 4.6 OFF-state leakage current (max) (µA) 10 Propagation delay time (µs) 0.000297 Ron (max) (mΩ) 17000 RON flatness (typ) (Ω) 1.5 Turnoff time (disable) (max) (ns) 2.1 Turnon time (enable) (max) (ns) 2.1 VIH (min) (V) 1.1 VIL (max) (V) 0.66
NFBGA (ZST) 72 49 mm² 7 x 7
  • Supports SSTL_18 signaling levels
  • Suitable for DDR-II applications
  • D-port outputs are precharged by bias voltage (VBIAS)
  • Internal termination for control inputs
  • High bandwidth (400 MHz minimum)
  • Low and flat ON-state resistance (ron) characteristics, (ron = 17 Ω maximum)
  • Internal 400-Ω pulldown resistors
  • Low differential and rising or falling edge skew
  • Latch-up performance exceeds 100 mA per JESD 78, Class II
  • Supports SSTL_18 signaling levels
  • Suitable for DDR-II applications
  • D-port outputs are precharged by bias voltage (VBIAS)
  • Internal termination for control inputs
  • High bandwidth (400 MHz minimum)
  • Low and flat ON-state resistance (ron) characteristics, (ron = 17 Ω maximum)
  • Internal 400-Ω pulldown resistors
  • Low differential and rising or falling edge skew
  • Latch-up performance exceeds 100 mA per JESD 78, Class II

The SN74CBTU4411 device is a high-bandwidth, SSTL_18 compatible FET multiplexer/demultiplexer with low ON-state resistance (ron). The device uses an internal charge pump to elevate the gate voltage of the pass transistor, providing a low and flat ron. The low and flat ron allows for minimal propagation delay and supports rail-to-rail signaling on data input/output (I/O) ports. The device also features very low data I/O capacitance to minimize capacitive loading and signal distortion on the data bus. Matched ron and I/O capacitance among channels results in extremely low differential and rising or falling edge skew. This allows the device to show optimal performance in DDR-II applications.

The SN74CBTU4411 device is a high-bandwidth, SSTL_18 compatible FET multiplexer/demultiplexer with low ON-state resistance (ron). The device uses an internal charge pump to elevate the gate voltage of the pass transistor, providing a low and flat ron. The low and flat ron allows for minimal propagation delay and supports rail-to-rail signaling on data input/output (I/O) ports. The device also features very low data I/O capacitance to minimize capacitive loading and signal distortion on the data bus. Matched ron and I/O capacitance among channels results in extremely low differential and rising or falling edge skew. This allows the device to show optimal performance in DDR-II applications.

下載 觀看有字幕稿的影片 影片

您可能會感興趣的類似產品

open-in-new 比較替代產品
功能相同,但引腳輸出與所比較的裝置不同
SN74CB3Q16811 現行 具有預充電輸出的 3.3-V、1:1 (SPST)、24 通道 FET 匯流排開關 Higher supply range and lower Ron

技術文件

star =TI 所選的此產品重要文件
找不到結果。請清除您的搜尋條件,然後再試一次。
檢視所有 25
類型 標題 日期
* Data sheet SN74CBTU4411 11-Bit 1-of-4 Multiplexer or Demultiplexer 1.8-V DDR-II Switch With Charge Pump and Precharged Outputs datasheet (Rev. C) PDF | HTML 2021年 9月 13日
Application brief 1.8-V Logic for Multiplexers and Signal Switches (Rev. C) PDF | HTML 2022年 7月 26日
Application note Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
Selection guide Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
Selection guide Logic Guide (Rev. AB) 2017年 6月 12日
Application note How to Select Little Logic (Rev. A) 2016年 7月 26日
Application note Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
User guide LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
More literature Digital Bus Switch Selection Guide (Rev. A) 2004年 11月 10日
Product overview Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
Application note Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
Application note Selecting the Right Level Translation Solution (Rev. A) 2004年 6月 22日
User guide Signal Switch Data Book (Rev. A) 2003年 11月 14日
More literature CBT RAID Application Clip 2003年 6月 12日
Application note Bus FET Switch Solutions for Live Insertion Applications 2003年 2月 7日
Application note Texas Instruments Little Logic Application Report 2002年 11月 1日
Application note TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
More literature Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
Application note 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
Application note Flexible Voltage-Level Translation With CBT Family Devices 1999年 7月 20日
User guide CBT (5-V) And CBTLV (3.3-V) Bus Switches Data Book (Rev. B) 1998年 12月 1日
Application note 3.3-V to 2.5-V Translation with Texas Instruments Crossbar Technology (Rev. A) 1998年 4月 3日
Application note Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
Application note 5-V To 3.3-V Translation With the SN74CBTD3384 (Rev. B) 1997年 3月 1日
Application note Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

設計與開發

如需其他條款或必要資源,請按一下下方的任何標題以檢視詳細頁面 (如有)。

模擬型號

HSPICE Model for SN74CBTU4411

SCDJ034.ZIP (101 KB) - HSpice Model
模擬型號

SN74CBTU4411 IBIS Model

SCDM101.ZIP (75 KB) - IBIS Model
封裝 針腳 CAD 符號、佔位空間與 3D 模型
NFBGA (ZST) 72 Ultra Librarian

訂購與品質

內含資訊:
  • RoHS
  • REACH
  • 產品標記
  • 鉛塗層/球物料
  • MSL 等級/回焊峰值
  • MTBF/FIT 估算值
  • 材料內容
  • 認證摘要
  • 進行中持續性的可靠性監測
內含資訊:
  • 晶圓廠位置
  • 組裝地點

建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

內容係由 TI 和社群貢獻者依「現狀」提供,且不構成 TI 規範。檢視使用條款

若有關於品質、封裝或訂購 TI 產品的問題,請參閱 TI 支援。​​​​​​​​​​​​​​

影片