PGA112

ACTIVO

Amplificador de ganancia programable de deriva cero, desplazamiento de 100 µV, ruido de 12 nV/√Hz, R

Detalles del producto

PGA/VGA PGA Number of channels 2 Vs (min) (V) 2.2 Vs (max) (V) 5.5 Input type Single-ended Output type Single-ended Vos (offset voltage at 25°C) (typ) (mV) 0.025 Input offset drift (±) (typ) (µV/°C) 0.6 Input voltage noise (typ) (µV√Hz) 0.012 Interface type SPI Noise at 1 kHz (typ) (V√Hz) 0.000000013 BW at Acl (MHz) 10 Acl, min spec gain (V/V) 1 Architecture CMOS Features Daisy chain, Scope gains, Shutdown Slew rate (typ) (V/µs) 3 Iq per channel (typ) (mA) 1.08 Gain (max) (dB) 42 Gain error (typ) (%) 0.006 Gain drift (max) (ppm/°C) 0.5 Rating Catalog Operating temperature range (°C) -40 to 125
PGA/VGA PGA Number of channels 2 Vs (min) (V) 2.2 Vs (max) (V) 5.5 Input type Single-ended Output type Single-ended Vos (offset voltage at 25°C) (typ) (mV) 0.025 Input offset drift (±) (typ) (µV/°C) 0.6 Input voltage noise (typ) (µV√Hz) 0.012 Interface type SPI Noise at 1 kHz (typ) (V√Hz) 0.000000013 BW at Acl (MHz) 10 Acl, min spec gain (V/V) 1 Architecture CMOS Features Daisy chain, Scope gains, Shutdown Slew rate (typ) (V/µs) 3 Iq per channel (typ) (mA) 1.08 Gain (max) (dB) 42 Gain error (typ) (%) 0.006 Gain drift (max) (ppm/°C) 0.5 Rating Catalog Operating temperature range (°C) -40 to 125
VSSOP (DGS) 10 14.7 mm² 3 x 4.9
  • Rail-to-Rail Input and Output
  • Offset: 25 µV (Typical), 100 µV
    (Maximum)
  • Zerø Drift: 0.35 µV/°C (Typical), 1.2 µV/°C
    (Maximum)
  • Low Noise: 12 nV/√Hz
  • Input Offset Current: ±5 nA Maximum (25°C)
  • Gain Error: 0.1% Maximum (G ≥ 32),
    0.3% Maximum (G > 32)
  • Binary Gains: 1, 2, 4, 8, 16, 32, 64, 128 (PGA112,
    PGA116)
  • Scope Gains: 1, 2, 5, 10, 20, 50, 100, 200
    (PGA113, PGA117)
  • Gain Switching Time: 200 ns
  • 2 Channel MUX: PGA112, PGA113
    10 Channel MUX: PGA116, PGA117
  • Four Internal Calibration Channels
  • Amplifier Optimized for Driving CDAC ADCs
  • Output Swing: 50 mV to Supply Rails
  • AVDD and DVDD for Mixed Voltage Systems
  • IQ = 1.1 mA (Typical)
  • Software and Hardware Shutdown: IQ ≤ 4 µA
    (Typical)
  • Temperature Range: –40°C to 125°C
  • SPI™ Interface (10 MHz) With Daisy-Chain
    Capability
  • Rail-to-Rail Input and Output
  • Offset: 25 µV (Typical), 100 µV
    (Maximum)
  • Zerø Drift: 0.35 µV/°C (Typical), 1.2 µV/°C
    (Maximum)
  • Low Noise: 12 nV/√Hz
  • Input Offset Current: ±5 nA Maximum (25°C)
  • Gain Error: 0.1% Maximum (G ≥ 32),
    0.3% Maximum (G > 32)
  • Binary Gains: 1, 2, 4, 8, 16, 32, 64, 128 (PGA112,
    PGA116)
  • Scope Gains: 1, 2, 5, 10, 20, 50, 100, 200
    (PGA113, PGA117)
  • Gain Switching Time: 200 ns
  • 2 Channel MUX: PGA112, PGA113
    10 Channel MUX: PGA116, PGA117
  • Four Internal Calibration Channels
  • Amplifier Optimized for Driving CDAC ADCs
  • Output Swing: 50 mV to Supply Rails
  • AVDD and DVDD for Mixed Voltage Systems
  • IQ = 1.1 mA (Typical)
  • Software and Hardware Shutdown: IQ ≤ 4 µA
    (Typical)
  • Temperature Range: –40°C to 125°C
  • SPI™ Interface (10 MHz) With Daisy-Chain
    Capability

The PGA112 and PGA113 devices (binary and scope gains) offer two analog inputs, a three-pin SPI interface, and software shutdown in a 10-pin, VSSOP package. The PGA116 and PGA117 (binary and scope gains) offer 10 analog inputs, a SPI interface with daisy-chain capability, and hardware and software shutdown in a 20-pin TSSOP package.

All versions provide internal calibration channels for system-level calibration. The channels are tied to GND, 0.9 VCAL, 0.1 VCAL, and VREF, respectively. VCAL, an external voltage connected to Channel 0, is used as the system calibration reference. Binary gains are: 1, 2, 4, 8, 16, 32, 64, and 128; scope gains are: 1, 2, 5, 10, 20, 50, 100, and 200.

The PGA112 and PGA113 devices (binary and scope gains) offer two analog inputs, a three-pin SPI interface, and software shutdown in a 10-pin, VSSOP package. The PGA116 and PGA117 (binary and scope gains) offer 10 analog inputs, a SPI interface with daisy-chain capability, and hardware and software shutdown in a 20-pin TSSOP package.

All versions provide internal calibration channels for system-level calibration. The channels are tied to GND, 0.9 VCAL, 0.1 VCAL, and VREF, respectively. VCAL, an external voltage connected to Channel 0, is used as the system calibration reference. Binary gains are: 1, 2, 4, 8, 16, 32, 64, and 128; scope gains are: 1, 2, 5, 10, 20, 50, 100, and 200.

Descargar Ver vídeo con transcripción Video

Productos similares que pueden interesarle

open-in-new Comparar alternativas
Pin por pin con la misma funcionalidad que el dispositivo comparado
PGA113 ACTIVO Desplazamiento a cero, desplazamiento de 100 µV, ruido de 12 nV/√Hz, amplificador de ganancia progra This device offers scope gains 1, 2, 5, 10, 20, 50, 100, 200 instead of binary gains
Misma funcionalidad con diferente configuración de pines que el dispositivo comparado
PGA116 ACTIVO Deriva cero, desplazamiento de 100 µV, ruido de 12 nV/√Hz, amplificador de ganancia program This device offers 10 channel mux instead of 2 channel mux.
PGA117 ACTIVO Desplazamiento a cero, desplazamiento de 100 µV, ruido de 12 nV/√Hz, amplificador de ganancia progra This device offers 10 channel mux instead of 2 channel mux, and scope gains instead of binary gains

Documentación técnica

star =Principal documentación para este producto seleccionada por TI
No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 2
Tipo Título Fecha
* Data sheet PGA11x Zerø-Drift Programmable Gain Amplifier With Mux datasheet (Rev. C) PDF | HTML 30 nov 2015
EVM User's guide PGA112/113EVM Users Guide (Rev. A) 17 may 2012

Diseño y desarrollo

Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.

Placa de evaluación

PGA112EVM-B — Módulo de evaluación PGA112 Rev B

The PGA112EVM is an evaluation module that is used to fully evaluate the PGA112 programmable gain amplifier. The PGA112EVM consists of two printed circuit boards (PCBs). One board (the SM-USB-DIG Platform) generates the digital signals required to communicate with the PGA112. The second board is (...)

Guía del usuario: PDF
Controlador o biblioteca

SPRCAE5 Metrology Library and Software for Concerto F28M35H52C

Productos y hardware compatibles

Productos y hardware compatibles

Productos
Microcontroladores en tiempo real C2000
F28M35H52C MCU C2000™ de doble núcleo de 32 bits con 250 MIPS y 1024 KB de memoria Flash F28M35H52C-Q1 MCU C2000™ de doble núcleo de 32 bits con 250 MIPS y 1024 KB de memoria Flash para automoción
Reguladores lineales y de baja salida (LDO)
TLV1117 Regulador de tensión lineal de 800 mA y 15 V
Búferes y controladores no inversores
SN74LVC2G07 Búferes de 2 canales, 1.65 V a 5.5 V con salidas de drenaje abiertas
Amplificadores de ganancia programable y variable (PGA y VGA)
PGA112 Amplificador de ganancia programable de deriva cero, desplazamiento de 100 µV, ruido de 12 nV/√Hz, R
Amplificadores operacionales de precisión (Vox < 1 mV)
OPA4376 Amplificador operacional de precisión cuádruple, de bajo ruido y baja corriente de reposo
Amplificadores operacionales de potencia
AFE032 Frontal analógico de bajo consumo, integrado, comunicaciones de línea de alimentación (PLC) para con
Soporte de software

SBOC272 PGA112/113EVM Software

Productos y hardware compatibles

Productos y hardware compatibles

Productos
Amplificadores de ganancia programable y variable (PGA y VGA)
PGA112 Amplificador de ganancia programable de deriva cero, desplazamiento de 100 µV, ruido de 12 nV/√Hz, R PGA113 Desplazamiento a cero, desplazamiento de 100 µV, ruido de 12 nV/√Hz, amplificador de ganancia progra
Soporte de software

SBOC426 PGA112/113EVM Source Code

Productos y hardware compatibles

Productos y hardware compatibles

Productos
Amplificadores de ganancia programable y variable (PGA y VGA)
PGA112 Amplificador de ganancia programable de deriva cero, desplazamiento de 100 µV, ruido de 12 nV/√Hz, R PGA113 Desplazamiento a cero, desplazamiento de 100 µV, ruido de 12 nV/√Hz, amplificador de ganancia progra
Herramienta de simulación

PSPICE-FOR-TI — PSpice® para herramienta de diseño y simulación de TI

PSpice® for TI is a design and simulation environment that helps evaluate functionality of analog circuits. This full-featured, design and simulation suite uses an analog analysis engine from Cadence®. Available at no cost, PSpice for TI includes one of the largest model libraries in the (...)
Herramienta de simulación

TINA-TI — Programa de simulación analógica basado en SPICE

TINA-TI provides all the conventional DC, transient and frequency domain analysis of SPICE and much more. TINA has extensive post-processing capability that allows you to format results the way you want them. Virtual instruments allow you to select input waveforms and probe circuit nodes voltages (...)
Guía del usuario: PDF
Encapsulado Pines Símbolos CAD, huellas y modelos 3D
VSSOP (DGS) 10 Ultra Librarian

Pedidos y calidad

Información incluida:
  • RoHS
  • REACH
  • Marcado del dispositivo
  • Acabado de plomo/material de la bola
  • Clasificación de nivel de sensibilidad a la humedad (MSL) / reflujo máximo
  • Estimaciones de tiempo medio entre fallas (MTBF)/fallas en el tiempo (FIT)
  • Contenido del material
  • Resumen de calificaciones
  • Monitoreo continuo de confiabilidad
Información incluida:
  • Lugar de fabricación
  • Lugar de ensamblaje

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene preguntas sobre la calidad, el paquete o el pedido de productos de TI, consulte el soporte de TI. ​​​​​​​​​​​​​​

Videos