ホーム クロックとタイミング クロック・ジェネレータ
ホーム
クロックとタイミング
クロック・ジェネレータ

CDC7005

アクティブ

VCXO を基準クロックに同期、高性能、低位相ノイズ、低スキューのクロック・シンセサイザ

ご注文はこちら
データシート

CDC7005

アクティブ
データシート ご注文はこちら

製品詳細

Function Clock generator Number of outputs 5 Output frequency (max) (MHz) 800 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Input type LVCMOS, LVPECL Output type LVPECL Operating temperature range (°C) -40 to 85 Features Op-amp for active loop filter, Programmable delay Rating Catalog
Function Clock generator Number of outputs 5 Output frequency (max) (MHz) 800 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Input type LVCMOS, LVPECL Output type LVPECL Operating temperature range (°C) -40 to 85 Features Op-amp for active loop filter, Programmable delay Rating Catalog
BGA (ZVA) 64 64 mm² 8 x 8 VQFN (RGZ) 48 49 mm² 7 x 7
  • High Performance 1:5 PLL Clock Synchronizer
  • Two Clock Inputs: VCXO_IN Clock Is Synchronized to REF_IN Clock
  • Synchronizes Frequencies up to 800 MHz (VCXO_IN)
  • Supports Five Differential LVPECL Outputs
  • Each Output Frequency Is Selectable by x1, /2, /4, /8, /16
  • All Outputs Are Synchronized
  • Integrated Low-Noise OPA for External Low-Pass Filter
  • Efficient Jitter Screening From Low PLL Loop Bandwidth
  • Low-Phase Noise Characteristic
  • Programmable Delay for Phase Adjustments
  • Predivider Loop BW Adjustment
  • SPI Controllable Division Setting
  • Power-Up Control Forces LVPECL Outputs to 3-State at VCC <1.5 V
  • 3.3-V Power Supply
  • Packaged In 64-Pin BGA (0,8 mm Pitch - ZVA) or 48-Pin QFN (RGZ)
  • Industrial Temperature Range –40°C to 85°C
  • High Performance 1:5 PLL Clock Synchronizer
  • Two Clock Inputs: VCXO_IN Clock Is Synchronized to REF_IN Clock
  • Synchronizes Frequencies up to 800 MHz (VCXO_IN)
  • Supports Five Differential LVPECL Outputs
  • Each Output Frequency Is Selectable by x1, /2, /4, /8, /16
  • All Outputs Are Synchronized
  • Integrated Low-Noise OPA for External Low-Pass Filter
  • Efficient Jitter Screening From Low PLL Loop Bandwidth
  • Low-Phase Noise Characteristic
  • Programmable Delay for Phase Adjustments
  • Predivider Loop BW Adjustment
  • SPI Controllable Division Setting
  • Power-Up Control Forces LVPECL Outputs to 3-State at VCC <1.5 V
  • 3.3-V Power Supply
  • Packaged In 64-Pin BGA (0,8 mm Pitch - ZVA) or 48-Pin QFN (RGZ)
  • Industrial Temperature Range –40°C to 85°C

The CDC7005 is a high-performance, low-phase noise, and low-skew clock synchronizer and jitter cleaner that synchronizes the voltage controlled crystal oscillator (VCXO) frequency to the reference clock. The programmable predividers M and N give a high flexibility to the frequency ratio of the reference clock to VCXO: VCXO_IN/REF_IN = (NxP)/M. The VCXO_IN clock operates up to 800 MHz. Through the selection of external VCXO and loop filter components, the PLL loop bandwidth and damping factor can be adjusted to meet different system requirements. Each of the five differential LVPECL outputs is programmable by the serial peripheral interface (SPI). The SPI allows individual control of frequency and enable/disable state of each output. The device operates in 3.3-V environment. The built-in latches ensure that all outputs are synchronized.

The CDC7005 is characterized for operation from –40°C to 85°C.

The CDC7005 is a high-performance, low-phase noise, and low-skew clock synchronizer and jitter cleaner that synchronizes the voltage controlled crystal oscillator (VCXO) frequency to the reference clock. The programmable predividers M and N give a high flexibility to the frequency ratio of the reference clock to VCXO: VCXO_IN/REF_IN = (NxP)/M. The VCXO_IN clock operates up to 800 MHz. Through the selection of external VCXO and loop filter components, the PLL loop bandwidth and damping factor can be adjusted to meet different system requirements. Each of the five differential LVPECL outputs is programmable by the serial peripheral interface (SPI). The SPI allows individual control of frequency and enable/disable state of each output. The device operates in 3.3-V environment. The built-in latches ensure that all outputs are synchronized.

The CDC7005 is characterized for operation from –40°C to 85°C.
filter その他の クロック・ジェネレータ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
17 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート 3.3-V High Performance Clock Synthesizer & Jitter Cleaner データシート (Rev. L) 2009年 6月 4日
アプリケーション概要 Using The CDC7005 as a 1:5 PECL Buffer w/Programmable Divider Ratio (Rev. B) 2009年 12月 15日
アプリケーション・ノート Basics of the CDC7005 Hold Function 2006年 4月 13日
EVM ユーザー ガイド (英語) CDC7005 (BGA Package) EVM (Rev. E) 2006年 3月 28日
ユーザー・ガイド CDC7005 (QFN Package) Evaluation Module Manual (Rev. B) 2006年 3月 28日
EVM ユーザー ガイド (英語) CDC7005 (BGA Package) EVM (Rev. D) 2005年 12月 29日
ユーザー・ガイド CDC7005 (QFN Package) Evaluation Module Manual (Rev. A) 2005年 12月 29日
ユーザー・ガイド CDC7005 (QFN Package) Evaluation Module Manual 2005年 7月 20日
アプリケーション・ノート Phase Noise (Jitter) Performance of CDC7005 With Different VCXOs (Rev. A) 2005年 7月 19日
EVM ユーザー ガイド (英語) CDC7005EVM User Guide (Rev. C) 2005年 2月 17日
アプリケーション・ノート Open Loop Phase-Noise Performance of CDC7005 at Various Frequencies 2004年 12月 17日
ユーザー・ガイド TSW2000 Receive Clock JItter Cleaning EVM 2004年 6月 28日
アプリケーション・ノート Implementing a CDC7005 Low Jitter Clock Solution for HIgh Speed High IF ADC Dev 2004年 6月 25日
製品概要 ADS5500 + CDC7005 Product Bulletin 2004年 6月 23日
製品概要 TSW2000: TLK1201A & CDC7005 2004年 6月 23日
アプリケーション・ノート General Guidelines: CDC7005 as a Clock Synthesizer and Jitter Cleaner (Rev. A) 2003年 12月 16日
アプリケーション・ノート General Guidelines: CDC7005 as a Clock Synthesizer and Jitter Cleaner 2003年 3月 21日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

サポート・ソフトウェア

SCAC037 — CDC7005 SPI Software with Labview 8.0 Runtime Engine

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

製品
クロック・ジェネレータ
CDC7005 — VCXO を基準クロックに同期、高性能、低位相ノイズ、低スキューのクロック・シンセサイザ
ダウンロード
シミュレーション・モデル

CDC7005 IBIS Model

SCAC033.ZIP (34 KB) - IBIS Model
ダウンロード
部品表 (BOM)

TSW1000 EVM Bill of Materials

SLWR028.ZIP (166 KB)
ダウンロード
計算ツール

CDC-CDCM7005-CALC — CDC7005/CDCM7005 PLL ループ帯域カリキュレータ

This tool helps to determine the right divider values (M, N & P) and to choose the filter type and components. This calculator will help to find out the appropriate loop bandwidth, phase margin, jitter peaking, etc. just varying the loop parameters like PFD frequency, filter components, Charge pump (...)
View Options
ガーバー・ファイル

CDC7005 EVM QFN Gerber Files

SCAC066.ZIP (537 KB)
ダウンロード
ガーバー・ファイル

TSW1000 EVM Gerber Files

SLWC050.ZIP (532 KB)
ダウンロード
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
リクエスト
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
BGA (ZVA) 64 Ultra Librarian
VQFN (RGZ) 48 Ultra Librarian
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ