ホーム ロジックと電圧変換 論理ゲート XOR (排他 OR) ゲート
ホーム
ロジックと電圧変換
論理ゲート
XOR (排他 OR) ゲート

SN54ACT86

アクティブ

ミリタリー、TTL 互換 CMOS 入力、4 チャネル、2 入力、4.5V ～ 5.5V XOR (排他 OR) ゲート

ご注文はこちら
データシート

SN54ACT86

アクティブ
データシート ご注文はこちら

製品詳細

Technology family ACT Supply voltage (min) (V) 4.5 Supply voltage (max) (V) 5.5 Number of channels 4 Inputs per channel 2 IOL (max) (mA) 24 Input type TTL-Compatible CMOS IOH (max) (mA) -24 Output type Push-Pull Features Over-voltage tolerant inputs, Very high speed (tpd 5-10ns) Data rate (max) (Mbps) 90 Rating Military Operating temperature range (°C) -55 to 125
Technology family ACT Supply voltage (min) (V) 4.5 Supply voltage (max) (V) 5.5 Number of channels 4 Inputs per channel 2 IOL (max) (mA) 24 Input type TTL-Compatible CMOS IOH (max) (mA) -24 Output type Push-Pull Features Over-voltage tolerant inputs, Very high speed (tpd 5-10ns) Data rate (max) (Mbps) 90 Rating Military Operating temperature range (°C) -55 to 125
CDIP (J) 14 130.4652 mm² 19.56 x 6.67 CFP (W) 14 58.023 mm² 9.21 x 6.3 LCCC (FK) 20 79.0321 mm² 8.89 x 8.89
  • 4.5V～5.5V の VCC で動作
  • 5.5V までの入力電圧に対応
  • 最大 tpd 10ns (5V 時)
  • 入力は TTL 電圧互換
  • 4.5V～5.5V の VCC で動作
  • 5.5V までの入力電圧に対応
  • 最大 tpd 10ns (5V 時)
  • 入力は TTL 電圧互換

’ACT86 デバイスは、クワッド 2 入力排他 OR ゲートです。ブール関数 Y = A ⊕ B、つまり Y = AB + AB を正論理で実行します。

一般的な用途は“真/補”素子です。一方の入力が Low のときは、他方の入力がそのまま出力されます。一方の入力が High のときは、他方の入力の信号が反転して出力されます。

’ACT86 デバイスは、クワッド 2 入力排他 OR ゲートです。ブール関数 Y = A ⊕ B、つまり Y = AB + AB を正論理で実行します。

一般的な用途は“真/補”素子です。一方の入力が Low のときは、他方の入力がそのまま出力されます。一方の入力が High のときは、他方の入力の信号が反転して出力されます。
filter その他の XOR (排他 OR) ゲート を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスと同等の機能で、ピン配置が異なる製品
SN74LV4T86-EP アクティブ エンハンスド製品、レベル シフタ内蔵、4 チャネル、2 入力 XOR ゲート Voltage range (1.65V to 5.5V), voltage translation capable

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
13 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート SNx4ACT86 クワッド、2 入力排他 OR ゲート データシート (Rev. D 翻訳版) PDF | HTML 英語版 (Rev.D) PDF | HTML 2024年 8月 9日
* SMD SN54ACT86 SMD 5962-90687 2016年 6月 21日
アプリケーション・ノート Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
セレクション・ガイド Logic Guide (Rev. AB) 2017年 6月 12日
アプリケーション・ノート Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
セレクション・ガイド ロジック・ガイド (Rev. AA 翻訳版) 最新英語版 (Rev.AB) 2014年 11月 6日
ユーザー・ガイド LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
アプリケーション・ノート Selecting the Right Level Translation Solution (Rev. A) 2004年 6月 22日
アプリケーション・ノート TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
アプリケーション・ノート CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
アプリケーション・ノート Designing With Logic (Rev. C) 1997年 6月 1日
アプリケーション・ノート Using High Speed CMOS and Advanced CMOS in Systems With Multiple Vcc 1996年 4月 1日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
CDIP (J) 14 Ultra Librarian
CFP (W) 14 Ultra Librarian
LCCC (FK) 20 Ultra Librarian
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ