ホーム ロジックと電圧変換 論理ゲート AND ゲート

SN74AUP2G08

アクティブ

2 チャネル、2 入力、0.8V ~ 3.6V、低消費電力 (1μA 未満)、AND ゲート

製品詳細

Technology family AUP Supply voltage (min) (V) 0.8 Supply voltage (max) (V) 3.6 Number of channels 2 Inputs per channel 2 IOL (max) (mA) 4 IOH (max) (mA) -4 Input type Standard CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 125
Technology family AUP Supply voltage (min) (V) 0.8 Supply voltage (max) (V) 3.6 Number of channels 2 Inputs per channel 2 IOL (max) (mA) 4 IOH (max) (mA) -4 Input type Standard CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 125
DSBGA (YFP) 8 1.8 mm² 1 x 1.8 DSBGA (YZP) 8 2.8125 mm² 2.25 x 1.25 UQFN (RSE) 8 2.25 mm² 1.5 x 1.5 VSSOP (DCU) 8 6.2 mm² 2 x 3.1 X2SON (DQE) 8 1.4 mm² 1.4 x 1
  • 広い動作 VCC 範囲:0.8V~3.6V
  • 小さい静的消費電力 (ICC = 0.9µA、最大値)
  • 小さい動的消費電力 (3.3V で Cpd = 4.3pF、標準値)
  • 小さいノイズ – オーバーシュートおよびアンダーシュートは VCC の <10%
  • Ioff により部分的パワーダウン モードでの動作をサポート
  • シュミット トリガ アクションにより、低速の入力遷移が可能で、入力におけるスイッチング ノイズ耐性が向上 (3.3V で Vhys = 250mV、標準値)
  • 3.6V I/O 許容で混在モードの信号動作に対応
  • 3.3V で tpd = 5.9ns (最大値)
  • JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
  • 広い動作 VCC 範囲:0.8V~3.6V
  • 小さい静的消費電力 (ICC = 0.9µA、最大値)
  • 小さい動的消費電力 (3.3V で Cpd = 4.3pF、標準値)
  • 小さいノイズ – オーバーシュートおよびアンダーシュートは VCC の <10%
  • Ioff により部分的パワーダウン モードでの動作をサポート
  • シュミット トリガ アクションにより、低速の入力遷移が可能で、入力におけるスイッチング ノイズ耐性が向上 (3.3V で Vhys = 250mV、標準値)
  • 3.6V I/O 許容で混在モードの信号動作に対応
  • 3.3V で tpd = 5.9ns (最大値)
  • JESD 78、Class II 準拠で 100mA 超のラッチアップ性能

このデュアル 2 入力正論理 AND ゲートは 0.8V~3.6V の VCC 動作用に設計されており、ブール関数 Y = A ● B を正論理で実行します。

このデバイスは、Ioff を使用する部分的パワーダウン アプリケーション用の動作が完全に規定されています。VCC = 0V になると、Ioff 回路で出力をディセーブルすることにより、電源切断時にデバイスに電流が逆流して損傷するのを回避できます。

このデュアル 2 入力正論理 AND ゲートは 0.8V~3.6V の VCC 動作用に設計されており、ブール関数 Y = A ● B を正論理で実行します。

このデバイスは、Ioff を使用する部分的パワーダウン アプリケーション用の動作が完全に規定されています。VCC = 0V になると、Ioff 回路で出力をディセーブルすることにより、電源切断時にデバイスに電流が逆流して損傷するのを回避できます。

ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスと同等の機能で、ピン互換製品
SN74LVC2G08 アクティブ 2 チャネル、2 入力、1.65V ~ 5.5V、32mA のドライブ能力、AND ゲート Larger voltage range (1.65V to 5.5V), higher drive average drive strength (24mA)

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
7 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート SN74AUP2G08 低消費電力、デュアル、2 入力、正論理 AND ゲート データシート (Rev. E 翻訳版) PDF | HTML 英語版 (Rev.E) PDF | HTML 2024年 4月 29日
アプリケーション概要 Understanding Schmitt Triggers (Rev. A) PDF | HTML 2019年 5月 22日
セレクション・ガイド Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
セレクション・ガイド Logic Guide (Rev. AB) 2017年 6月 12日
アプリケーション・ノート How to Select Little Logic (Rev. A) 2016年 7月 26日
セレクション・ガイド ロジック・ガイド (Rev. AA 翻訳版) 最新英語版 (Rev.AB) 2014年 11月 6日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

5-8-LOGIC-EVM — 5 ~ 8 ピンの DCK、DCT、DCU、DRL、DBV の各パッケージをサポートする汎用ロジックの評価基板 (EVM)

5 ~ 8 ピンで DCK、DCT、DCU、DRL、DBV の各パッケージを使用する多様なデバイスをサポートできる設計のフレキシブルな評価基板です。
ユーザー ガイド: PDF
シミュレーション・モデル

SN74AUP2G08 Behavioral SPICE Model

SCEM678.ZIP (7 KB) - PSpice Model

多くの TI リファレンス デザインには、SN74AUP2G08 があります。

TI のリファレンス デザイン セレクション ツールを使用すると、開発中のアプリケーションやパラメータとの適合度が最も高いデザインの確認と特定を進めることができます。

パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
DSBGA (YFP) 8 Ultra Librarian
DSBGA (YZP) 8 Ultra Librarian
UQFN (RSE) 8 Ultra Librarian
VSSOP (DCU) 8 Ultra Librarian
X2SON (DQE) 8 Ultra Librarian

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ