首頁 介面 二極體 ESD 防護二極體
首頁
介面
二極體
ESD 防護二極體

TPD4EUSB30

現行

適用 USB 3.0 且具有 5.5-A 8/20-uS 突波額定值的四 0.8-pF、5.5-V、±8-kV ESD 防護二極體

立即訂購
產品規格表

TPD4EUSB30

現行
產品規格表 立即訂購

產品詳細資料

Package name USON Peak pulse power (8/20 μs) (max) (W) 45 Vrwm (V) 5.5 Bi-/uni-directional Uni-Directional Number of channels 4 IO capacitance (typ) (pF) 0.8 IEC 61000-4-2 contact (±V) 8000 IEC 61000-4-5 (A) 5 Features ESD Protection Clamping voltage (V) 8 Dynamic resistance (typ) 0.6 Interface type USB 3.0 Breakdown voltage (min) (V) 7 IO leakage current (max) (nA) 100 Rating Catalog Operating temperature range (°C) -40 to 85
Package name USON Peak pulse power (8/20 μs) (max) (W) 45 Vrwm (V) 5.5 Bi-/uni-directional Uni-Directional Number of channels 4 IO capacitance (typ) (pF) 0.8 IEC 61000-4-2 contact (±V) 8000 IEC 61000-4-5 (A) 5 Features ESD Protection Clamping voltage (V) 8 Dynamic resistance (typ) 0.6 Interface type USB 3.0 Breakdown voltage (min) (V) 7 IO leakage current (max) (nA) 100 Rating Catalog Operating temperature range (°C) -40 to 85
USON (DQA) 10 2.5 mm² 2.5 x 1
  • Supports USB 3.0 data rates (5 Gbps)
  • IEC 61000-4-2 ESD protection (level 4 contact)
  • IEC 61000-4-5 surge protection
    • 5 A (8/20 µs)
  • Low capacitance
    • DRT: 0.7 pF (typical)
    • DQA: 0.8 pF (typical)
  • Dynamic resistance: 0.6 Ω (typical)
  • Space-saving DRT, DQA packages
  • Flow-through pin mapping
  • Supports USB 3.0 data rates (5 Gbps)
  • IEC 61000-4-2 ESD protection (level 4 contact)
  • IEC 61000-4-5 surge protection
    • 5 A (8/20 µs)
  • Low capacitance
    • DRT: 0.7 pF (typical)
    • DQA: 0.8 pF (typical)
  • Dynamic resistance: 0.6 Ω (typical)
  • Space-saving DRT, DQA packages
  • Flow-through pin mapping

The TPD2EUSB30, TPD2EUSB30A, and TPD4EUSB30 are 2 and 4 channel Transient Voltage Suppressor (TVS) based Electrostatic Discharge (ESD) protection diode arrays. The TPDxEUSB30/A devices are rated to dissipate ESD strikes at the maximum level specified in the IEC 61000-4-2 international standard (Contact). These devices also offer 5 A (8/20 µs) peak pulse current ratings per IEC 61000-4-5 (Surge) specification.

The TPD2EUSB30A offers low 4.5-V DC break-down voltage. The low capacitance, low break-down voltage, and low dynamic resistance make the TPD2EUSB30A a superior protection device for high-speed differential IOs.

The TPD2EUSB30 and TPD2EUSB30A are offered in space saving DRT (1 mm × 1 mm) package. The TPD4EUSB30 is offered in space saving DQA (2.5 mm × 1.0 mm) package.

The TPD2EUSB30, TPD2EUSB30A, and TPD4EUSB30 are 2 and 4 channel Transient Voltage Suppressor (TVS) based Electrostatic Discharge (ESD) protection diode arrays. The TPDxEUSB30/A devices are rated to dissipate ESD strikes at the maximum level specified in the IEC 61000-4-2 international standard (Contact). These devices also offer 5 A (8/20 µs) peak pulse current ratings per IEC 61000-4-5 (Surge) specification.

The TPD2EUSB30A offers low 4.5-V DC break-down voltage. The low capacitance, low break-down voltage, and low dynamic resistance make the TPD2EUSB30A a superior protection device for high-speed differential IOs.

The TPD2EUSB30 and TPD2EUSB30A are offered in space saving DRT (1 mm × 1 mm) package. The TPD4EUSB30 is offered in space saving DQA (2.5 mm × 1.0 mm) package.
filter 尋找其它 ESD 防護二極體
下載 觀看有字幕稿的影片 影片

技術文件

star =TI 所選的此產品重要文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 5
類型 標題 日期
* Data sheet TPDxEUSB30 2-, 4-Channel ESD Protection for Super-Speed USB 3.0 Interface datasheet (Rev. G) PDF | HTML 2021年 6月 1日
User guide Reading and Understanding an ESD Protection Data Sheet (Rev. A) PDF | HTML 2023年 9月 19日
Application note ESD Protection Layout Guide (Rev. A) PDF | HTML 2022年 4月 7日
White paper Designing USB for short-to-battery tolerance in automotive environments 2016年 2月 10日
Analog Design Journal Design Considerations for System-Level ESD Circuit Protection 2012年 9月 25日

設計與開發

如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。

開發板

ESDEVM — ESD 評估模組

靜電敏感裝置 (ESD) 評估模組 (EVM) 是我們大多數 ESD 產品組合的開發平台。此電路板配備所有傳統 ESD 元件封裝，可測試任意數量的裝置。裝置可以焊接到其相應的元件封裝上，然後進行測試。對於一般高速 ESD 二極體，會實作阻抗控制的配置以取得 S 參數並取消內嵌電路板軌跡。對於非高速 ESD 二極體，其元件封裝會包含連接至測試點的軌跡，讓您輕鬆執行 DC 測試，例如崩潰電壓、保持電壓、洩漏等。電路板配置也可以透過將訊號針腳短路到訊號所在的任何地方，讓任何裝置針腳都能輕鬆地連接到電源 (VCC) 或接地。
使用指南: PDF | HTML
TI.com 無法提供
模擬工具

PSPICE-FOR-TI — PSpice® for TI 設計與模擬工具

PSpice® for TI is a design and simulation environment that helps evaluate functionality of analog circuits. This full-featured, design and simulation suite uses an analog analysis engine from Cadence®. Available at no cost, PSpice for TI includes one of the largest model libraries in the (...)
要求
模擬工具

TINA-TI — 基於 SPICE 的類比模擬程式

TINA-TI provides all the conventional DC, transient and frequency domain analysis of SPICE and much more. TINA has extensive post-processing capability that allows you to format results the way you want them. Virtual instruments allow you to select input waveforms and probe circuit nodes voltages (...)
使用指南: PDF
View Options
封裝 針腳 CAD 符號、佔位空間與 3D 模型
USON (DQA) 10 Ultra Librarian
適用 TI 的評估品項標準條款與條件。

訂購與品質

內含資訊：
  • RoHS
  • REACH
  • 產品標記
  • 鉛塗層/球物料
  • MSL 等級/回焊峰值
  • MTBF/FIT 估算值
  • 材料內容
  • 認證摘要
  • 進行中持續性的可靠性監測
內含資訊：
  • 晶圓廠位置
  • 組裝地點

建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

以英文檢視所有論壇主題

內容係由 TI 和社群貢獻者依「現狀」提供，且不構成 TI 規範。檢視使用條款。

若有關於品質、封裝或訂購 TI 產品的問題，請參閱 TI 支援。​​​​​​​​​​​​​​

影片