TIDA-010128
12 ビット・デジタイザ向け、スケーラブル 20.8GSPS のリファレンス・デザイン
TIDA-010128
概要
このリファレンス・デザインは、RF サンプリング A/D コンバータ (ADC) をタイム・インターリーブ構成で使用して、20.8GSPS のサンプリング・システムを実現する方法を提示しています。タイム・インターリーブという方式は、サンプリング・レートを向上させるための実績ある従来型の方法です。ただし、性能を向上させるには、複数使用している個別 ADC のオフセット、ゲイン、サンプリング時間に関する不整合を一致させることが不可欠です。サンプリング・クロックが高くなるほど、インターリーブ型の複雑度が高くなります。複数の ADC の間での位相の一致は、より良い SFDR と ENOB を達成するために不可欠な仕様の 1 つです。このリファレンス・デザインは、19fs (フェムト秒) という高精度の位相制御ステップを達成している ADC12DJ5200RF のノイズレス・アパーチャ遅延時間調整 (tAD Adjust) 機能を使用し、20.8GSPS のインターリーブ実装を容易にしています。このリファレンス・デザインは、LMK04828 と LMX2594 をベースとし、12 ビットのシステム性能要件を満たす、オンボードの低ノイズ JESD204B クロック・ジェネレータを使用しています。
特長
- タイム・インターリーブの 12 ビット RF サンプリング ADC を複数使用し、20.8GSPS を達成
- 6 GHz のアナログ・フロント・エンド
- サンプル・クロックの位相の微調整 (19fs の分解能)
- 複数の ADC の位相同期
- 12V 入力で効率が 85% を上回るコンパニオン電源のリファレンス・デザイン
- JESD204B はレーン数 8/16/32 の JESD レーンをサポートし、レーンごとに最大 12.8Gbps のデータ速度に対応
組み立てられたボードは、テストと性能検証のみの目的で開発されたものであり、販売していません。
設計ファイルと製品
設計ファイル
すぐに使用できるシステム・ファイルをダウンロードすると、設計プロセスを迅速化できます。
TIDRZ71A.PDF (240 K)
設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト
製品
設計や代替製品候補に TI 製品を含めます。
高速 ADC（≧10 MSPS）
ADC12DJ5200RF — デュアルチャネル 5.2GSPS またはシングルチャネル 10.4GSPS、RF サンプリング 12 ビット ADC
データシート: PDF | HTMLアナログ・スイッチ / マルチプレクサ
SN74LVC2G53 — 5V、2:1 (SPDT)、1 チャネル汎用アナログ・スイッチ (NanoFree™ パッケージが入手可能)
データシート: PDF | HTML方向制御型電圧レベル・シフタ
SN74AVC4T774 — 構成可能な電圧レベル シフト機能搭載、3 ステート出力、4 ビット、デュアル電源電圧バス トランシーバ
データシート: PDF | HTML技術資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 5
| 種類 | タイトル | 英語版のダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| 技術記事 | Step-by-step considerations for designing wide-bandwidth multichannel systems | PDF | HTML | 2019年 6月 4日 | |||
| 設計ガイド | 12 ビット・デジタイザ向け、スケーラブル 20.8GSPS のリファレンス・デザイン | 英語版 | 2019年 5月 29日 | |||
| 設計ガイド | 高速オシロスコープ / 広帯域デジタイザ向け 12.8GSPS アナログ・フロント・エンドのリファレンス・デザイン | 英語版 | 2019年 3月 26日 | |||
| ホワイト・ペーパー | Interleaving ADCs for Higher Sample Rates | 2005年 2月 1日 | ||||
| アプリケーション・ノート | Defining Skew, Propagation-Delay, Phase Offset (Phase Error) | 2001年 11月 28日 |