Startseite Taktgeber & Timing Taktpuffer
Startseite
Taktgeber & Timing
Taktpuffer

CDCVF25081

AKTIV

1:8 3,3-V-Phasenregelkreis-Takttreiber

Jetzt bestellen
Datenblatt

CDCVF25081

AKTIV
Datenblatt Jetzt bestellen

Produktdetails

Function Zero-delay Additive RMS jitter (typ) (fs) 100 Output frequency (max) (MHz) 200 Number of outputs 8 Output supply voltage (V) 3.3 Core supply voltage (V) 3.3 Output skew (ps) 150 Features Spread spectrum clocking (SSC) Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVTTL Input type LVTTL
Function Zero-delay Additive RMS jitter (typ) (fs) 100 Output frequency (max) (MHz) 200 Number of outputs 8 Output supply voltage (V) 3.3 Core supply voltage (V) 3.3 Output skew (ps) 150 Features Spread spectrum clocking (SSC) Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVTTL Input type LVTTL
SOIC (D) 16 59.4 mm² 9.9 x 6 TSSOP (PW) 16 32 mm² 5 x 6.4
  • Phase-locked loop based, zero-delay buffer
    • 1 clock input to 2 banks of 4 outputs
    • No external RC network required
  • Supply voltage: 3 V to 3.6 V
  • Operating frequency: 8 MHz to 200 MHz
  • Low additive jitter (cycle-cycle): ±100 ps for 66 MHz to 200 MHz
  • Power-down mode available
    • Current consumption: < 20 µA in

      Power-down mode

  • 25-Ω on-chip series damping resistors
  • Industrial temperature range: –40°C to 85°C
  • Spread Spectrum Clock Compatible (SSC)
  • Packaged in
    • 9.9-mm × 3.91-mm, 16-pin SOIC (D)
    • 5.0-mm × 4.4-mm, 16-pin TSSOP (PW)
  • Phase-locked loop based, zero-delay buffer
    • 1 clock input to 2 banks of 4 outputs
    • No external RC network required
  • Supply voltage: 3 V to 3.6 V
  • Operating frequency: 8 MHz to 200 MHz
  • Low additive jitter (cycle-cycle): ±100 ps for 66 MHz to 200 MHz
  • Power-down mode available
    • Current consumption: < 20 µA in

      Power-down mode

  • 25-Ω on-chip series damping resistors
  • Industrial temperature range: –40°C to 85°C
  • Spread Spectrum Clock Compatible (SSC)
  • Packaged in
    • 9.9-mm × 3.91-mm, 16-pin SOIC (D)
    • 5.0-mm × 4.4-mm, 16-pin TSSOP (PW)

The CDCVF25081 is a high performance, low skew, low jitter, phased-locked loop clock driver. It uses a PLL to precisely align, in both frequency and phase, the output clocks to the input clock signal. The outputs are divided into 2 banks for a total of 8 buffered CLKIN outputs. The device automatically puts the outputs to a low state when no CLKIN signal is present (power down mode).

The S1 and S2 pins allow selection between PLL or bypassed PLL outputs. When left open, the outputs are disabled to a logic low state.

The part supports a fail-safe function. The device further incorporates an input hysteresis which prevents random oscillation of the outputs in the absence of an input signal.

The device operates in 3.3V supply environment and is characterized from –40°C to 85°C (ambient temperature).

The CDCVF25081 is a high performance, low skew, low jitter, phased-locked loop clock driver. It uses a PLL to precisely align, in both frequency and phase, the output clocks to the input clock signal. The outputs are divided into 2 banks for a total of 8 buffered CLKIN outputs. The device automatically puts the outputs to a low state when no CLKIN signal is present (power down mode).

The S1 and S2 pins allow selection between PLL or bypassed PLL outputs. When left open, the outputs are disabled to a logic low state.

The part supports a fail-safe function. The device further incorporates an input hysteresis which prevents random oscillation of the outputs in the absence of an input signal.

The device operates in 3.3V supply environment and is characterized from –40°C to 85°C (ambient temperature).
filter Andere Taktpuffer suchen
Herunterladen Video mit Transkript ansehen Video

Technische Dokumentation

star =Von TI ausgewählte Top-Empfehlungen für dieses Produkt
Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 2
Typ Titel Datum
* Data sheet CDCVF25081 3.3-V Phased-Lock Loop Clock Driver datasheet (Rev. B) PDF | HTML 12 Jan 2022
Application note Using TI's CDCVF2310 and CDCVF25081 with TLK1501 Serial Transceiver 14 Mai 2003

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Simulationsmodell

CDCVF25081 IBIS Model

SCAC035.ZIP (12 KB) - IBIS Model
Herunterladen
Simulationstool

PSPICE-FOR-TI — PSpice® für TI Design-und Simulationstool

PSpice® für TI ist eine Design- und Simulationsumgebung, welche Sie dabei unterstützt, die Funktionalität analoger Schaltungen zu evaluieren. Diese voll ausgestattete Design- und Simulationssuite verwendet eine analoge Analyse-Engine von Cadence®. PSpice für TI ist kostenlos erhältlich und (...)
Anfordern
Gehäuse Pins CAD-Symbole, Footprints und 3D-Modelle
SOIC (D) 16 Ultra Librarian
TSSOP (PW) 16 Ultra Librarian
Es gelten die allgemeinen Geschäftsbedingungen von TI für Evaluierungsartikel.

Bestellen & Qualität

Beinhaltete Information:
  • RoHS
  • REACH
  • Bausteinkennzeichnung
  • Blei-Finish/Ball-Material
  • MSL-Rating / Spitzenrückfluss
  • MTBF-/FIT-Schätzungen
  • Materialinhalt
  • Qualifikationszusammenfassung
  • Kontinuierliches Zuverlässigkeitsmonitoring
Beinhaltete Information:
  • Werksstandort
  • Montagestandort

Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Alle Forenthemen auf Englisch anzeigen

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos