Inicio Relojes y sincronización Búferes de reloj
Inicio
Relojes y sincronización
Búferes de reloj

LMK00804B-Q1

ACTIVO

Conversor de nivel y búfer de salida del ventilador LVCMOS 1:4 de alto rendimiento y 1.5 V a 3.3 V p

Haga su pedido ahora
Hoja de datos

LMK00804B-Q1

ACTIVO
Hoja de datos Haga su pedido ahora

Detalles del producto

Function Level translator, Single-ended Additive RMS jitter (typ) (fs) 40 Output frequency (max) (MHz) 350 Number of outputs 4 Output supply voltage (V) 1.5, 1.8, 2.5, 3.3 Core supply voltage (V) 3.3 Output skew (ps) 35 Features Glitch-free output clock, Level translation Operating temperature range (°C) -40 to 125 Rating Automotive Output type LVCMOS, LVTTL Input type HCSL, LVCMOS, LVDS, LVPECL, LVTTL
Function Level translator, Single-ended Additive RMS jitter (typ) (fs) 40 Output frequency (max) (MHz) 350 Number of outputs 4 Output supply voltage (V) 1.5, 1.8, 2.5, 3.3 Core supply voltage (V) 3.3 Output skew (ps) 35 Features Glitch-free output clock, Level translation Operating temperature range (°C) -40 to 125 Rating Automotive Output type LVCMOS, LVTTL Input type HCSL, LVCMOS, LVDS, LVPECL, LVTTL
VQFN (RGT) 16 9 mm² 3 x 3
  • AEC-Q100 qualified with the following results:
    • Device temperature grade 1: –40°C to +125°C, TA
  • Four LVCMOS/LVTTL outputs supporting 1.5-V to 3.3-V levels
    • Additive jitter: 0.1-ps RMS (typical) at 40 MHz
    • Noise floor: –168 dBc/Hz (typical) at 40 MHz
    • Output frequency: 350 MHz (maximum)
    • Output skew: 35 ps (maximum)
    • Part-to-part skew: 550 ps (maximum)
  • Two selectable inputs
    • CLK_P, CLK_N pair accepts LVPECL, LVDS, HCSL, SSTL, LVHSTL, or LVCMOS/LVTTL
    • LVCMOS_CLK accepts LVCMOS/LVTTL
  • Synchronous clock enable
  • Core/output power supplies:
    • 3.3 V/3.3 V
    • 3.3 V/2.5 V
    • 3.3 V/1.8 V
    • 3.3 V/1.5 V
  • Package: 16-pin VQFN
  • AEC-Q100 qualified with the following results:
    • Device temperature grade 1: –40°C to +125°C, TA
  • Four LVCMOS/LVTTL outputs supporting 1.5-V to 3.3-V levels
    • Additive jitter: 0.1-ps RMS (typical) at 40 MHz
    • Noise floor: –168 dBc/Hz (typical) at 40 MHz
    • Output frequency: 350 MHz (maximum)
    • Output skew: 35 ps (maximum)
    • Part-to-part skew: 550 ps (maximum)
  • Two selectable inputs
    • CLK_P, CLK_N pair accepts LVPECL, LVDS, HCSL, SSTL, LVHSTL, or LVCMOS/LVTTL
    • LVCMOS_CLK accepts LVCMOS/LVTTL
  • Synchronous clock enable
  • Core/output power supplies:
    • 3.3 V/3.3 V
    • 3.3 V/2.5 V
    • 3.3 V/1.8 V
    • 3.3 V/1.5 V
  • Package: 16-pin VQFN

The LMK00804B-Q1 is a high-performance clock fan-out buffer and level translator that can distribute up to four LVCMOS/LVTTL outputs (3.3-V, 2.5-V, 1.8-V, or 1.5-V levels) from one of two selectable inputs that can accept differential or single-ended inputs. The clock enable input is synchronized internally to eliminate runt or glitch pulses on the outputs when the clock enable terminal is asserted or deasserted. The outputs are held in logic low state when the clock is disabled. The LMK00804B-Q1 can also distribute a low-jitter clock across four transceivers and can improve the overall target detection and resolution in a cascaded mmWave radar system.

The LMK00804B-Q1 is a high-performance clock fan-out buffer and level translator that can distribute up to four LVCMOS/LVTTL outputs (3.3-V, 2.5-V, 1.8-V, or 1.5-V levels) from one of two selectable inputs that can accept differential or single-ended inputs. The clock enable input is synchronized internally to eliminate runt or glitch pulses on the outputs when the clock enable terminal is asserted or deasserted. The outputs are held in logic low state when the clock is disabled. The LMK00804B-Q1 can also distribute a low-jitter clock across four transceivers and can improve the overall target detection and resolution in a cascaded mmWave radar system.
filter Buscar otro/a Búferes de reloj
Descargar Ver vídeo con transcripción Video

Documentación técnica

star =Principal documentación para este producto seleccionada por TI
No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 3
Tipo Título Fecha
* Data sheet LMK00804B-Q1 1.5-V to 3.3-V, 1-to-4 High-Performance LVCMOS Fan-Out Buffer and Level Translator datasheet (Rev. B) PDF | HTML 26 ago 2019
Functional safety information LMK00804B-Q1 Functional Safety, FIT Rate, Failure Mode Distribution and Pin FMA PDF | HTML 01 dic 2021
EVM User's guide LMK00804B-Q1EVM User’s guide (Rev. A) 26 ago 2019

Diseño y desarrollo

Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.

Placa de evaluación

LMK00804B-Q1EVM — Placa de evaluación de búfer de salida de ventilador LVCMOS a LVCMOS/ diferencial de baja fluctuació

The LMK00804B-Q1 is a low skew, high performance clock fan-out buffer, which distributes up to four LVCMOS/LVTTL outputs (3.3-V, 2.5-V, 1.8-V, or 1.5-V levels).  The clocks are derived from one of two selectable inputs, which can accept differential or single-ended input signals. The (...)
Guía del usuario: PDF
No disponible en TI.com
Modelo de simulación

LMK00804B-Q1 IBIS Model

SNAM230.ZIP (55 KB) - IBIS Model
Descargar
Herramienta de diseño

CLOCK-TREE-ARCHITECT — Software de programación de diseño de árbol de reloj

Clock tree architect is a clock tree synthesis tool that streamlines your design process by generating clock tree solutions based on your system requirements. The tool pulls data from an extensive database of clocking products to generate a system-level multi-chip clocking solution.
Diseñar ahora
Herramienta de simulación

PSPICE-FOR-TI — PSpice® para herramienta de diseño y simulación de TI

PSpice® for TI is a design and simulation environment that helps evaluate functionality of analog circuits. This full-featured, design and simulation suite uses an analog analysis engine from Cadence®. Available at no cost, PSpice for TI includes one of the largest model libraries in the (...)
Solicitar
Diseños de referencia

TIDEP-01012 — Diseño de referencia de radar de imágenes con sensor mmWave en cascada

The cascade development kit has two main use cases:
  1. To use the MMWCAS-DSP-EVM as a capture card to fully evaluate the AWR2243 four-chip cascade performance by using the mmWave studio tool, please read the TIDEP-01012 design guide.
  2. To use the MMWCAS-DSP-EVM to develop radar real time SW application, (...)
Design guide: PDF
Esquema: PDF
Encapsulado Pines Símbolos CAD, huellas y modelos 3D
VQFN (RGT) 16 Ultra Librarian
Se aplican los Términos y condiciones estándar de TI para los elementos de evaluación.

Pedidos y calidad

Información incluida:
  • RoHS
  • REACH
  • Marcado del dispositivo
  • Acabado de plomo/material de la bola
  • Clasificación de nivel de sensibilidad a la humedad (MSL) / reflujo máximo
  • Estimaciones de tiempo medio entre fallas (MTBF)/fallas en el tiempo (FIT)
  • Contenido del material
  • Resumen de calificaciones
  • Monitoreo continuo de confiabilidad
Información incluida:
  • Lugar de fabricación
  • Lugar de ensamblaje

Los productos recomendados pueden tener parámetros, módulos de evaluación o diseños de referencia relacionados con este producto de TI.

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

Ver todos los temas del foro en inglés

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene preguntas sobre la calidad, el paquete o el pedido de productos de TI, consulte el soporte de TI. ​​​​​​​​​​​​​​

Videos