Startseite Datenwandler Analog-Digital-Wandler (ADCs) Highspeed-ADCs (≥ 10 MSPS)
Startseite
Datenwandler
Analog-Digital-Wandler (ADCs)
Highspeed-ADCs (≥ 10 MSPS)

ADC34RF52

AKTIV

Vierkanaliger ADC zur HF-Abtastung, 14 Bit, 1,5 GSPS, rauscharme Spektraldichte (NSD)

Jetzt bestellen
Datenblatt

ADC34RF52

AKTIV
Datenblatt Jetzt bestellen

Produktdetails

Sample rate (max) (Msps) 1500 Resolution (Bits) 14 Number of input channels 4 Interface type JESD204B Analog input BW (MHz) 2300 Features High Dynamic Range, High Performance, Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 1.1 Power consumption (typ) (mW) 2920 SNR (dB) 66.3 ENOB (Bits) 10.4 SFDR (dB) 72 Operating temperature range (°C) -40 to 85 Input buffer No
Sample rate (max) (Msps) 1500 Resolution (Bits) 14 Number of input channels 4 Interface type JESD204B Analog input BW (MHz) 2300 Features High Dynamic Range, High Performance, Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 1.1 Power consumption (typ) (mW) 2920 SNR (dB) 66.3 ENOB (Bits) 10.4 SFDR (dB) 72 Operating temperature range (°C) -40 to 85 Input buffer No
VQFNP (RTD) 64 81 mm² 9 x 9
  • 14-Bit, Quad channel 1.5-GSPS ADC
  • Noise spectral density:
    • -153 dBFS/Hz without averaging
    • -156 dBFS/Hz with 2x averaging
  • Single core (non-interleaved) ADC architecture
  • Aperture jitter: 50 fs
  • Low close-in residual phase noise:
    • -133 dBc/Hz at 10 kHz offset
  • Spectral performance (fIN = 900 MHz, -4 dBFS):
    • 2x internal averaging
    • SNR: 65.2 dBFS
    • SFDR HD2,3: 74 dBc
    • SFDR worst spur: 90 dBFS
  • Input fullscale: 1.0/1.1Vpp (1/1.8 dBm)
  • Full power input bandwidth (-3 dB): 1.6 GHz
  • JESD204B serial data interface
    • Maximum lane rate: 13 Gbps
    • Supports subclass 1 deterministic latency
  • Digital down-converters
    • Up to two DDC per ADC channel
    • Complex output: 4x to 128x decimation
    • 48-bit NCO phase coherent frequency hopping
    • Fast frequency hopping: < 1 µs
  • Power consumption: 0.73 W/channel (1x AVG)
  • Power supplies: 1.8 V, 1.2 V
  • 14-Bit, Quad channel 1.5-GSPS ADC
  • Noise spectral density:
    • -153 dBFS/Hz without averaging
    • -156 dBFS/Hz with 2x averaging
  • Single core (non-interleaved) ADC architecture
  • Aperture jitter: 50 fs
  • Low close-in residual phase noise:
    • -133 dBc/Hz at 10 kHz offset
  • Spectral performance (fIN = 900 MHz, -4 dBFS):
    • 2x internal averaging
    • SNR: 65.2 dBFS
    • SFDR HD2,3: 74 dBc
    • SFDR worst spur: 90 dBFS
  • Input fullscale: 1.0/1.1Vpp (1/1.8 dBm)
  • Full power input bandwidth (-3 dB): 1.6 GHz
  • JESD204B serial data interface
    • Maximum lane rate: 13 Gbps
    • Supports subclass 1 deterministic latency
  • Digital down-converters
    • Up to two DDC per ADC channel
    • Complex output: 4x to 128x decimation
    • 48-bit NCO phase coherent frequency hopping
    • Fast frequency hopping: < 1 µs
  • Power consumption: 0.73 W/channel (1x AVG)
  • Power supplies: 1.8 V, 1.2 V

The ADC34RF52 is a single core 14-bit, 1.5-GSPS, quad channel analog to digital converter (ADC) that supports RF sampling with input frequencies up to 2.5 GHz. The design maximizes signal-to-noise ratio (SNR) and delivers a noise spectral density of -153 dBFS/Hz. Using additional internal ADCs along with on-chip signal averaging, the noise density improves to -156 dBFS/Hz.

Each ADC channel can be connected to a dual-band digital down-converter (DDC) using a 48-bit NCO which supports phase coherent frequency hopping. Using the GPIO pins for NCO frequency control, frequency hopping can be achieved in less than 1 µs.

The ADC34RF52 supports the JESD204B serial data interface with subclass 1 deterministic latency using data rates up to 13 Gbps. There are only 2 serdes lanes per ADC channel.

The power efficient ADC architecture consumes 0.73 W/ch at 1.5-GSPS and provides power scaling with lower sampling rates.

The ADC34RF52 is a single core 14-bit, 1.5-GSPS, quad channel analog to digital converter (ADC) that supports RF sampling with input frequencies up to 2.5 GHz. The design maximizes signal-to-noise ratio (SNR) and delivers a noise spectral density of -153 dBFS/Hz. Using additional internal ADCs along with on-chip signal averaging, the noise density improves to -156 dBFS/Hz.

Each ADC channel can be connected to a dual-band digital down-converter (DDC) using a 48-bit NCO which supports phase coherent frequency hopping. Using the GPIO pins for NCO frequency control, frequency hopping can be achieved in less than 1 µs.

The ADC34RF52 supports the JESD204B serial data interface with subclass 1 deterministic latency using data rates up to 13 Gbps. There are only 2 serdes lanes per ADC channel.

The power efficient ADC architecture consumes 0.73 W/ch at 1.5-GSPS and provides power scaling with lower sampling rates.
filter Andere Highspeed-ADCs (≥ 10 MSPS) suchen
Herunterladen Video mit Transkript ansehen Video

Technische Dokumentation

star =Von TI ausgewählte Top-Empfehlungen für dieses Produkt
Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 3
Typ Titel Datum
* Data sheet ADC34RF52 Quad Channel 14-bit 1.5-GSPS RF Sampling Data Converter datasheet PDF | HTML 14 Jan 2022
Application brief Noise Spectral Density: A Better Way (Rev. A) PDF | HTML 18 Mai 2024
Application note Improve SFDR Using Calibration in High-Speed ADCs PDF | HTML 19 Jun 2023

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Evaluierungsplatine

ADC32RF55EVM — ADC32RF55-Evaluierungsmodul für zweikanaligen, 14-Bit-, 3-GSPS-ADC mit RF-Abtastung mit niedrigem NS

Das ADC32RF55-Evaluierungsmodul (EVM) ist eine Plattform zur Demonstration der Leistung der ADC32RF55-Familie von schnellen Analog-Digital-Wandlern (ADCs) mit JESD204B Schnittstelle. Auf der Platine integrierte Spannungsregelung, Taktlösung (LMK04832), Transformator-gekoppelte Analogeingänge und (...)

Benutzerhandbuch: PDF | HTML
Nicht verfügbar auf TI.com
Simulationstool

PSPICE-FOR-TI — PSpice® für TI Design-und Simulationstool

PSpice® für TI ist eine Design- und Simulationsumgebung, welche Sie dabei unterstützt, die Funktionalität analoger Schaltungen zu evaluieren. Diese voll ausgestattete Design- und Simulationssuite verwendet eine analoge Analyse-Engine von Cadence®. PSpice für TI ist kostenlos erhältlich und (...)
Anfordern
Gehäuse Pins CAD-Symbole, Footprints und 3D-Modelle
VQFNP (RTD) 64 Ultra Librarian
Es gelten die allgemeinen Geschäftsbedingungen von TI für Evaluierungsartikel.

Bestellen & Qualität

Beinhaltete Information:
  • RoHS
  • REACH
  • Bausteinkennzeichnung
  • Blei-Finish/Ball-Material
  • MSL-Rating / Spitzenrückfluss
  • MTBF-/FIT-Schätzungen
  • Materialinhalt
  • Qualifikationszusammenfassung
  • Kontinuierliches Zuverlässigkeitsmonitoring
Beinhaltete Information:
  • Werksstandort
  • Montagestandort

Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Alle Forenthemen auf Englisch anzeigen

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos