Opciones de descarga
Última versión
Versión: 1.7.7.9
Fecha de publicación: 29 ene 2025
TICS Pro 1.7.7.9 installer binary for Windows operating system
Suma de comprobación
lock = Requiere aprobación de exportación (1 minuto)
Generadores de señal de reloj
Búferes de reloj
Oscillators
Limpiadores de fluctuación de reloj
Sincronizadores de red de reloj
PLL y sintetizadores de RF
Desarrollo de hardware
LMK04208EVM — Limpiador de fluctuación de reloj de dos entradas y 6+1 salidas con PLL en cascada doble y VCO integ LMK04805BEVAL — Limpiador de fluctuación de reloj con PLL en cascada dobles y VCO integrado de 2.2 GHz LMK04806BEVAL — Limpiador de fluctuación de reloj con PLL en cascada dobles y VCO integrado de 2.5 GHz LMK04816BEVAL — Limpiador de fluctuación de reloj de tres entradas y 13 salidas con PLL en cascada dobles y VC integ LMK04832EVM — Módulo de evaluación LMK04832 para limpiador de fluctuación de reloj JESD204B de 3.2 GHz, 15 salidas LMK04832SEPEVM — Módulo de evaluación LMK04832-SEP para un limpiador de fluctuación de reloj de 3.2 GHz, 15 salida LMK04906BEVAL — Limpiador de fluctuación de reloj de tres entradas y 7 salidas con PLL en cascada dobles y VCO integ LMK5B33216EVM — Módulo de evaluación LMK5B33216 para 16 salidas, 3 DPLL y APLL, sincronizador de red con BAW VCO LMX2571EPEVM — Módulo de evaluación LMX2571-EP para sintetizador RF de 1.34 GHz, baja potencia y temperatura extrem LMX2582EVM — Sintetizador de RF LMX2582EVM de banda ancha y alto rendimiento PLLatinum con VCO integrado LMX2592EVM — Sintetizador RF de frecuencia de banda ancha y alto rendimiento LMX2592EVM de circuito integrado PLL LMX2594PSEVM — Módulo de evaluación LMX2594 para sintetizador de RF de 15 GHz con sincronización de fase de varios LMK04832EVM-CVAL — Módulo de evaluación LMK04832-SP para limpiador de fluctuaciones de reloj JESD204B de doble bucle y LMK04368EPEVM — Módulo de evaluación LMK04368-EP para limpiador de fluctuaciones de reloj de doble bucle JESD204B LMK61E0MEVM — Módulo de evaluación LMK61E0M de oscilador programable de fluctuación ultrabaja LMK61E2EVM — Módulo de evaluación LMK61E2EVM de oscilador programable de fluctuación ultrabaja LMX1204EVM — Módulo de evaluación LMX1204 para búfer, multiplicador y divisor de RF compatible con JESD204B/C SYS LMX2594EVM — Módulo de evaluación LMX2594 para sintetizador RF de banda ancha de 15 GHz con sincronización de fas LMX2595EVM — Sintetizador RF de banda ancha de 20 GHz con sincronización de fase y módulo de evaluación JESD204B LMX2694EPEVM — Módulo de evaluación del sintetizador RF de banda ancha de 15 GHz LMX2572EVM — Sintetizador RF de banda ancha de baja potencia de 6,4 GHz con sincronización de fase y compatibilid LMX2572LPEVM — Módulo de evaluación del sintetizador RF de banda ancha y baja potencia de 2 GHz con modulación FSK LMX2820EVM — Módulo de evaluación del sintetizador RF de banda ancha LMX2820 de 22,6 GHz LMK5B33414EVM — Módulo de evaluación LMK5B33414 para 14 salidas, 3 DPLL y APLL, sincronizador de red con BAW VCO LMK5C33216EVM — Módulo de evaluación LMK5C3316 de sincronizador de reloj DPLL con 2 entradas y 16 salidas LMK05028EVM — Módulo de evaluación LMK05028 de generador y sincronizador de reloj de red LMK05318BEVM — Módulo de evaluación de reloj sincronizador de red CDCI6214EVM — Módulo de evaluación CDCI6214 del generador de reloj de potencia ultrabaja CDCE6214-Q1EVM — Módulo de evaluación de generador de reloj de 4 salidas diferenciales y 1 salida LVCMOS TICS Pro 1.7.7.9 Release Notes
TICS Pro 1.7.7.9 Software Manifest
NOTE: v1.7.7.8 was withdrawn due to the installer being built with an older version of several profiles. v1.7.7.9 includes the correct files, and is otherwise identical to v1.7.7.8.
Bug Fixes
- Start Page: dimming improvements for unused input references, force FB config 1 only and require manual copying for FB config 2
- Validation Page: DPLL LOFL validation registers for FB2 are programmed for cases where FB2 is used
- ZDM Page: Added relative time calculations for DPLLx_PH_OFFSET
- Programming Page: Added DPLL loop filter register generator, clearly indicate ROM-only registers for post-EEPROM boot sequence
- LMK5B12212 will now calculate loop filter values
- LMK5B12212 and LMK5C12212A "Read Status" and "Read RO Regs" buttons fixed
- LMK5B12212 and LMK5C12212A corrected PLL1 VCO post-divider frequency on OUT0&1, OUT2&3 pages
- Improved accuracy of frequency error warnings
- Frequency Planner: OUT0/OUT1 CMOS and LDO voltage are now correctly set, REFx for OUT0 or OUT1 is now correctly set
- ZDM configuration now fails more gracefully for unsupported non-integer input/output attempts
Known Issues
- NEW: LMK5B and LMK5C family - In some cases, "Assign Selected VCO Settings to Device" and "Apply Output Clock Settings to Device" may need to be pressed twice for certain cascaded configurations to display correctly
- LMK5C33216 - When cascading from VCO3 to DPLL input, the divide value must manually be entered into DPLLx_REF5_RDIV as ( VCO3 output frequency / DPLLx TDC frequency )
- LMK05318 - In some cases, it is necessary to press "Calculate Frequency Plan" twice for correct VCO2 frequency. This issue is resolved in LMK05318B GUI.
- Burst mode page looping requires long delays to halt, and halting may crash the GUI. If possible, do not loop in burst mode.
- User Controls page can sometimes become desynchronized from Raw Registers and other pages. Refer to Raw Registers or other pages for correct values. Saving/Loading and Import/Export of register data is unaffected, and register data will still be written to and read from connected devices correctly.