CDCE6214-Q1

ACTIVO

Generador de reloj de potencia ultrabaja compatible con PCIe gen 1-5 con 2 entradas, 4 salidas y EEP

Detalles del producto

Number of outputs 4 Output type HCSL, LVCMOS, LVDS Output frequency (max) (MHz) 328.125 Core supply voltage (V) 1.8, 2.5, 3.3 Output supply voltage (V) 1.8, 2.5, 3.3 Input type Differential, LVCMOS, XTAL Operating temperature range (°C) -40 to 105 TI functional safety category Functional Safety-Capable Features Integrated EEPROM, Pin programmable, Serial interface Rating Automotive
Number of outputs 4 Output type HCSL, LVCMOS, LVDS Output frequency (max) (MHz) 328.125 Core supply voltage (V) 1.8, 2.5, 3.3 Output supply voltage (V) 1.8, 2.5, 3.3 Input type Differential, LVCMOS, XTAL Operating temperature range (°C) -40 to 105 TI functional safety category Functional Safety-Capable Features Integrated EEPROM, Pin programmable, Serial interface Rating Automotive
VQFN (RGE) 24 16 mm² 4 x 4
  • AEC-Q100 qualified for automotive applications
    • Temperature grade 2: –40°C to 105°C
  • Functional Safety-Capable
  • Configurable high performance, low-power, frac-N PLL with RMS jitter with spurs (12kHz – 20MHz, Fout > 100MHz) as:
    • Integer mode:
      • Differential output: 350fs typical (typ.), 600fs maximum (max)
      • LVCMOS output: 1.05ps typ., 1.5ps max
    • Fractional mode:
      • Differential output: 1.7ps typ., 2.1ps max
      • LVCMOS output: 2.0ps typ., 4.0ps max
  • Supports PCIe Gen1/2/3/4 with SSC and Gen 1/2/3/4/5/6 without SSC
  • Typ. power consumption: 65mA for 4-output channel, 23mA for 1-output channel.
  • Universal clock input
    • Differential AC-coupled or LVCMOS: 10MHz to 200MHz
    • Crystal: 10MHz to 50MHz
  • Flexible output clock distribution
    • Four channel dividers: Up to five unique output frequencies from 24kHz to 328.125MHz
    • Combination of LVDS-like, LP-HCSL or LVCMOS outputs on OUT0 – OUT4 pins
    • Glitchless output divider switching and output channel synchronization
    • Individual output enable through GPIO and register
  • Frequency margining options
    • DCO mode: frequency increment/decrement with 10ppb or less step-size
  • Fully-integrated, configurable loop bandwidth: 100kHz to 1.6MHz
  • Single or mixed supply for level translation: 1.8V, 2.5V, 3.3V
  • Configurable GPIOs and flexible configuration options
    • I2C-compatible interface: up to 400kHz
    • Integrated EEPROM with two pages and external select pin. In-situ programming allowed.
  • Supports 100Ω systems
  • Low electromagnetic emissions
  • Small footprint: 24-pin VQFN (4mm × 4mm)
  • AEC-Q100 qualified for automotive applications
    • Temperature grade 2: –40°C to 105°C
  • Functional Safety-Capable
  • Configurable high performance, low-power, frac-N PLL with RMS jitter with spurs (12kHz – 20MHz, Fout > 100MHz) as:
    • Integer mode:
      • Differential output: 350fs typical (typ.), 600fs maximum (max)
      • LVCMOS output: 1.05ps typ., 1.5ps max
    • Fractional mode:
      • Differential output: 1.7ps typ., 2.1ps max
      • LVCMOS output: 2.0ps typ., 4.0ps max
  • Supports PCIe Gen1/2/3/4 with SSC and Gen 1/2/3/4/5/6 without SSC
  • Typ. power consumption: 65mA for 4-output channel, 23mA for 1-output channel.
  • Universal clock input
    • Differential AC-coupled or LVCMOS: 10MHz to 200MHz
    • Crystal: 10MHz to 50MHz
  • Flexible output clock distribution
    • Four channel dividers: Up to five unique output frequencies from 24kHz to 328.125MHz
    • Combination of LVDS-like, LP-HCSL or LVCMOS outputs on OUT0 – OUT4 pins
    • Glitchless output divider switching and output channel synchronization
    • Individual output enable through GPIO and register
  • Frequency margining options
    • DCO mode: frequency increment/decrement with 10ppb or less step-size
  • Fully-integrated, configurable loop bandwidth: 100kHz to 1.6MHz
  • Single or mixed supply for level translation: 1.8V, 2.5V, 3.3V
  • Configurable GPIOs and flexible configuration options
    • I2C-compatible interface: up to 400kHz
    • Integrated EEPROM with two pages and external select pin. In-situ programming allowed.
  • Supports 100Ω systems
  • Low electromagnetic emissions
  • Small footprint: 24-pin VQFN (4mm × 4mm)

The CDCE6214-Q1 is a 4-channel, ultra-low power, medium grade jitter, clock generator for automotive application that can generate five independent clock outputs selectable between various modes of drivers. The input source can be a single-ended or differential input clock source, or a crystal. The CDCE6214-Q1 features a frac-N PLL to synthesize unrelated base frequency from any input frequency.

The CDCE6214-Q1 can be configured through the I2C interface in fall-back mode only. In the absence of the serial interface, the GPIO pins can be used in pin mode to configure the product into distinctive configurations.

On-chip EEPROM can be used to change the configuration, which is pre-selectable through the pins. The device provides frequency margining options with glitch-free operation to support system design verification tests (DVT) and Ethernet Audio-Video Bridging (eAVB). Fine frequency margining is available on any output channel by steering the fractional feedback divider in DCO mode.

Internal power conditioning provides excellent power supply ripple rejection (PSRR), reducing the cost and complexity of the power delivery network. The analog and digital core blocks operate from either a 1.8V, 2.5V, or 3.3V ±5% supply, and output blocks operate from a 1.8V, 2.5V, or 3.3V ±5% supply.

The CDCE6214-Q1 enables high-performance clock trees from a single reference at ultra-low power with a small footprint. The factory- and user-programmable EEPROM features make the CDCE6214-Q1 an easy-to-use, instant on clocking device with a low power consumption.

The CDCE6214-Q1 is a 4-channel, ultra-low power, medium grade jitter, clock generator for automotive application that can generate five independent clock outputs selectable between various modes of drivers. The input source can be a single-ended or differential input clock source, or a crystal. The CDCE6214-Q1 features a frac-N PLL to synthesize unrelated base frequency from any input frequency.

The CDCE6214-Q1 can be configured through the I2C interface in fall-back mode only. In the absence of the serial interface, the GPIO pins can be used in pin mode to configure the product into distinctive configurations.

On-chip EEPROM can be used to change the configuration, which is pre-selectable through the pins. The device provides frequency margining options with glitch-free operation to support system design verification tests (DVT) and Ethernet Audio-Video Bridging (eAVB). Fine frequency margining is available on any output channel by steering the fractional feedback divider in DCO mode.

Internal power conditioning provides excellent power supply ripple rejection (PSRR), reducing the cost and complexity of the power delivery network. The analog and digital core blocks operate from either a 1.8V, 2.5V, or 3.3V ±5% supply, and output blocks operate from a 1.8V, 2.5V, or 3.3V ±5% supply.

The CDCE6214-Q1 enables high-performance clock trees from a single reference at ultra-low power with a small footprint. The factory- and user-programmable EEPROM features make the CDCE6214-Q1 an easy-to-use, instant on clocking device with a low power consumption.

Descargar Ver vídeo con transcripción Video

Documentación técnica

star =Principal documentación para este producto seleccionada por TI
No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 8
Documentación principal Tipo Título Opciones de formato Fecha
* Data sheet CDCE6214-Q1 Ultra-Low Power Clock Generator With One PLL, Four Differential Outputs, Two Inputs, and Internal EEPROM datasheet (Rev. C) PDF | HTML 31 jul 2025
Application note Clocking for PCIe Applications PDF | HTML 28 nov 2023
Functional safety information CDCE6214-Q1 Functional Safety, FIT Rate, Failure Mode Distribution and Pin FMA PDF | HTML 15 abr 2021
Technical article Optimizing eAVB for automotive applications using clock generators PDF | HTML 08 may 2020
Certificate CDCE6214-Q1EVM Declaration of Conformity (DoC) 28 abr 2020
Application note Frequency Margining and eAVB System Design With CDCE6214-Q1 PDF | HTML 02 abr 2020
Application note CDCE6214-Q1 Crystal-Based Oscillator Design 09 dic 2019
User guide CDCE6214-Q1 Registers (Rev. B) 27 nov 2019

Diseño y desarrollo

Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.

Placa de evaluación

ADC3541EVM — Módulo de evaluación ADC3541 para ADC de canal único, bajo nivel de ruido, potencia ultrabaja y b

El módulo de evaluación (EVM) ADC3541 está diseñado para evaluar la familia ADC3541 de convertidores analógico-digitales (ADC) de alta velocidad. El EVM está equipado con el ADC3541, un ADC de 14 bits, un solo canal y 10 MSPS con interfaz CMOS.
Guía del usuario: PDF | HTML
Placa de evaluación

ADC3642EVM — Módulo de evaluación de ADC3642 para ADC de dos canales, 14 bits, 25 MSPS, bajo ruido y potencia ult

El módulo de evaluación (EVM) ADC3642 está diseñado para evaluar la familia ADC3642 de convertidores analógico-digitales (ADC) de alta velocidad. El EVM está equipado con el ADC3642, un ADC de 14 bits y doble canal de 25 MSPS con interfaz LVDS en serie, y permite evaluar dispositivos de hasta 25 (...)
Guía del usuario: PDF | HTML
Placa de evaluación

ADC3643EVM — Módulo de evaluación ADC3643 para ADC de doble canal, 14 bits, 65 MSPS, bajo nivel de ruido y potenc

El módulo de evaluación (EVM) ADC3643 está diseñado para evaluar la familia ADC3643 de convertidores analógico-digitales (ADC) de alta velocidad. El EVM está equipado con el ADC3643, un ADC de 14 bits y doble canal de 65 MSPS con interfaz CMOS, y permite evaluar dispositivos de hasta 65 MSPS y de (...)
Guía del usuario: PDF | HTML
Placa de evaluación

ADC3644EVM — Módulo de evaluación ADC3644 para ADC de doble canal, 14 bits, 125 MSPS, bajo ruido y potencia ultra

El módulo de evaluación (EVM) ADC3644 está diseñado para evaluar la familia ADC3644 de convertidores analógico-digitales (ADC) de alta velocidad. El EVM está equipado con el ADC3644, un ADC de 16 bits y doble canal de 125 MSPS con interfaz CMOS y permite la evaluación de dispositivos de uno o dos (...)
Guía del usuario: PDF | HTML
Placa de evaluación

ADC3660EVM — Módulo de evaluación de ADC ADC3660 de dos canales, 16 bits, 0.5 MSPS a 65 MSPS, bajo ruido y potenc

El módulo de evaluación (EVM) ADC3660 está diseñado para evaluar el convertidor analógico a digital (ADC) de alta velocidad ADC3660. El EVM está equipado con el ADC3660, un ADC de 16 bits y doble canal con interfaz CMOS que puede funcionar hasta 65 MSPS.
Guía del usuario: PDF | HTML
Placa de evaluación

ADC3683EVM — Módulo de evaluación de ADC ADC3683 de dos canales, 18 bits, 65 MSPS, bajo ruido y potencia ultrabaj

El módulo de evaluación (EVM) ADC3683 está diseñado para evaluar la familia ADC3683 de convertidores analógico-digitales (ADC) de alta velocidad. El EVM está equipado con el ADC3683, un ADC de 18 bits y doble canal de 65 MSPS con interfaz LVDS en serie y permite la evaluación de todas las (...)
Guía del usuario: PDF | HTML
Placa de evaluación

CDCE6214-Q1EVM — Módulo de evaluación de generador de reloj de 4 salidas diferenciales y 1 salida LVCMOS

El módulo de evaluación CDCE6214-Q1 (EVM) es una plataforma de evaluación para el generador de reloj de consumo de energía ultra-bajo CDCE6214-Q1. Esto
El módulo de evaluación proporciona una interfaz basada en USB para acceder al bus I2C y comunicarse con el CDCE6214-Q1. El modo de control de pin (...)
Guía del usuario: PDF
Soporte de software

TICSPRO-SW TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

Productos y hardware compatibles

Productos y hardware compatibles

Opciones de descarga
Modelo de simulación

CDCE6214-Q1 IBIS Model

SNAM233.ZIP (251 KB) - IBIS Model
Herramienta de diseño

CLOCK-TREE-ARCHITECT — Software de programación de diseño de árbol de reloj

La herramienta de síntesis de tipo árbol de reloj “arquitecto de tipo árbol de reloj” agiliza el proceso de diseño al generar soluciones de árbol de reloj en función de los requisitos del sistema. La herramienta extrae datos de una amplia base de datos de productos de relojes para generar una (...)
Herramienta de simulación

PSPICE-FOR-TI — PSpice® para herramienta de diseño y simulación de TI

PSpice® para TI es un entorno de diseño y simulación que ayuda a evaluar la funcionalidad de los circuitos analógicos. Esta completa suite de diseño y simulación utiliza un motor de análisis analógico de Cadence®. Disponible sin ningún costo, PSpice para TI incluye una de las bibliotecas de modelos (...)
Encapsulado Pines Símbolos CAD, huellas y modelos 3D
VQFN (RGE) 24 Ultra Librarian

Pedidos y calidad

Información incluida:
  • RoHS
  • REACH
  • Marcado del dispositivo
  • Acabado de plomo/material de la bola
  • Clasificación de nivel de sensibilidad a la humedad (MSL)/reflujo máximo
  • Estimaciones de tiempo medio entre fallas (MTBF)/fallas en el tiempo (FIT)
  • Contenido del material
  • Resumen de calificaciones
  • Monitoreo continuo de confiabilidad
Información incluida:
  • Lugar de fabricación
  • Lugar de ensamblaje

Los productos recomendados pueden tener parámetros, módulos de evaluación o diseños de referencia relacionados con este producto de TI.

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene alguna pregunta sobre calidad, encapsulados o pedido de productos de TI, consulte el servicio de asistencia de TI. ​​​​​​​​​​​​​​

Videos