Inicio Relojes y sincronización Sincronizadores de red de reloj
Inicio
Relojes y sincronización
Sincronizadores de red de reloj

LMK05318

ACTIVO

Reloj sincronizador de red monocanal de fluctuación ultrabaja con BAW

Haga su pedido ahora
Hoja de datos

LMK05318

ACTIVO
Hoja de datos Haga su pedido ahora

Detalles del producto

Function Clock network synchronizer Number of outputs 8 Output type CML, HCSL, LVCMOS, LVDS, LVPECL RMS jitter (fs) 50 Features I2C, Integrated EEPROM, Pin programmable, SPI Output frequency (min) (MHz) 0.000000000001 Output frequency (max) (MHz) 800 Input type LVCMOS, LVDS, LVPECL, XTAL Supply voltage (min) (V) 3.135 Supply voltage (max) (V) 3.465 Operating temperature range (°C) -40 to 85 Number of input channels 2
Function Clock network synchronizer Number of outputs 8 Output type CML, HCSL, LVCMOS, LVDS, LVPECL RMS jitter (fs) 50 Features I2C, Integrated EEPROM, Pin programmable, SPI Output frequency (min) (MHz) 0.000000000001 Output frequency (max) (MHz) 800 Input type LVCMOS, LVDS, LVPECL, XTAL Supply voltage (min) (V) 3.135 Supply voltage (max) (V) 3.465 Operating temperature range (°C) -40 to 85 Number of input channels 2
VQFN (RGZ) 48 49 mm² 7 x 7
  • Ultra-low jitter BAW VCO based Ethernet clocks
    • 32fs typical RMS jitter at 312.5MHz with 4MHz 1st order high-pass filter (HPF)
    • 44fs typical RMS jitter at 156.25MHz with 4MHz 1st order HPF
    • 50fs typical/ 80fs maximum RMS jitter at 312.5MHz
    • 60fs typical/ 90fs maximum RMS jitter at 156.25MHz
  • One high-performance Digital Phase-Locked Loop (DPLL) paired with two Analog Phase-Locked Loops (APLLs):
    • 1mHz to 4kHz programmable DPLL loop bandwidth
    • < 1ppt per step DCO adjustment for IEEE 1588 PTP clock steering
  • Two differential or single-ended DPLL inputs
    • 2MHz to 800MHz input frequency
    • Digital holdover and hitless switching
  • Eight differential outputs with programmable AC-LVPECL, AC-CML, AC-LVDS, HSCL, and 1.8V LVCMOS output formats.
    • 2MHz to 800MHz input frequency
    • PCIe Gen 1 to 6 compliant
  • I2C, 3-wire SPI, or 4-wire SPI
  • 3.3V core supply and 1.8V, 2.5V, or 3.3V output supply
  • –40°C to +85°C operating temperature
  • Ultra-low jitter BAW VCO based Ethernet clocks
    • 32fs typical RMS jitter at 312.5MHz with 4MHz 1st order high-pass filter (HPF)
    • 44fs typical RMS jitter at 156.25MHz with 4MHz 1st order HPF
    • 50fs typical/ 80fs maximum RMS jitter at 312.5MHz
    • 60fs typical/ 90fs maximum RMS jitter at 156.25MHz
  • One high-performance Digital Phase-Locked Loop (DPLL) paired with two Analog Phase-Locked Loops (APLLs):
    • 1mHz to 4kHz programmable DPLL loop bandwidth
    • < 1ppt per step DCO adjustment for IEEE 1588 PTP clock steering
  • Two differential or single-ended DPLL inputs
    • 2MHz to 800MHz input frequency
    • Digital holdover and hitless switching
  • Eight differential outputs with programmable AC-LVPECL, AC-CML, AC-LVDS, HSCL, and 1.8V LVCMOS output formats.
    • 2MHz to 800MHz input frequency
    • PCIe Gen 1 to 6 compliant
  • I2C, 3-wire SPI, or 4-wire SPI
  • 3.3V core supply and 1.8V, 2.5V, or 3.3V output supply
  • –40°C to +85°C operating temperature

The LMK05318 is high-performance network synchronizer and jitter cleaner designed to meet the stringent requirements of Ethernet-based networking applications.

The device integrates one DPLL and two APLLs to provide hitless switching and jitter attenuation using the programmable loop bandwidths (LBWs) with one external loop filter capacitor to maximize the flexibility and ease of use.

APLL1 features an ultra-high performance PLL with TI’s proprietary Bulk Acoustic Wave (BAW) technology in VCO1 and can generate 312.5MHz output clocks with 50fs typical RMS jitter (12kHz to 20MHz) irrespective of the DPLL reference input frequency and jitter characteristics. APLL2 features a conventional LC VCO to provide options for a second frequency and/or synchronization domain.

The integrated EEPROM can be used for custom system configurations on start-up. Internal LDO regulators provide excellent power supply noise rejection (PSNR) to reduce the cost and complexity of the power delivery network.

The LMK05318 is high-performance network synchronizer and jitter cleaner designed to meet the stringent requirements of Ethernet-based networking applications.

The device integrates one DPLL and two APLLs to provide hitless switching and jitter attenuation using the programmable loop bandwidths (LBWs) with one external loop filter capacitor to maximize the flexibility and ease of use.

APLL1 features an ultra-high performance PLL with TI’s proprietary Bulk Acoustic Wave (BAW) technology in VCO1 and can generate 312.5MHz output clocks with 50fs typical RMS jitter (12kHz to 20MHz) irrespective of the DPLL reference input frequency and jitter characteristics. APLL2 features a conventional LC VCO to provide options for a second frequency and/or synchronization domain.

The integrated EEPROM can be used for custom system configurations on start-up. Internal LDO regulators provide excellent power supply noise rejection (PSNR) to reduce the cost and complexity of the power delivery network.
filter Buscar otro/a Sincronizadores de red de reloj
Descargar Ver vídeo con transcripción Video

Productos similares que pueden interesarle

open-in-new Comparar alternativas
Reemplazo con funcionalidad mejorada del dispositivo comparado
LMK05318B ACTIVO Reloj sincronizador de red monocanal de fluctuación ultrabaja con BAW This is a product revision with enhanced performance, pin compatibility and software compatibility

Documentación técnica

star =Principal documentación para este producto seleccionada por TI
No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 11
Documentación principal Tipo Título Opciones de formato Fecha
* Data sheet LMK05318 1-DPLL 2-APLL 2-IN 8-OUT Network Synchronizer With BAW VCO for Ethernet-Based Networking Applications datasheet (Rev. B) PDF | HTML 10 dic 2025
Application note Termination Guidelines for Differential and Single-Ended Signals PDF | HTML 10 dic 2025
Technical article Solving synchronization challenges in Industrial Ethernet PDF | HTML 19 jul 2019
User guide LMK05318 Registers (Rev. A) 08 jul 2019
Technical article TI BAW resonator innovation puts time on your side PDF | HTML 05 mar 2019
Technical article Are you ready for BAW? PDF | HTML 27 feb 2019
Application note ITU-T G.8262 compliance test results for the LMK05318 (Rev. A) 22 feb 2019
Application note Supported synchronization modes for TI network synchronizers (Rev. A) 22 feb 2019
Application note Understanding clocking needs for high-speed 56G PAM-4 serial links (Rev. A) 22 feb 2019
White paper TI BAW technology enables ultra-low jitter clocks for high-speed networks 17 feb 2019
Application note How to use the LMK05318 as a jitter cleaner 16 ene 2019

Diseño y desarrollo

Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.

Soporte de software

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

Productos y hardware compatibles

Productos y hardware compatibles
Opciones de descarga
Modelo de simulación

LMK05318 IBIS Model

SNAM226.ZIP (137 KB) - IBIS Model
Descargar
Herramienta de diseño

CLOCK-TREE-ARCHITECT — Software de programación de diseño de árbol de reloj

La herramienta de síntesis de tipo árbol de reloj “arquitecto de tipo árbol de reloj” agiliza el proceso de diseño al generar soluciones de árbol de reloj en función de los requisitos del sistema. La herramienta extrae datos de una amplia base de datos de productos de relojes para generar una (...)
Diseñar ahora
Herramienta de diseño

PLLATINUMSIM-SW — PLLatinum Sim Tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

Productos y hardware compatibles

Productos y hardware compatibles
Opciones de descarga
Herramienta de simulación

PSPICE-FOR-TI — PSpice® para herramienta de diseño y simulación de TI

PSpice® para TI es un entorno de diseño y simulación que ayuda a evaluar la funcionalidad de los circuitos analógicos. Esta completa suite de diseño y simulación utiliza un motor de análisis analógico de Cadence®. Disponible sin ningún costo, PSpice para TI incluye una de las bibliotecas de modelos (...)
Solicitar
Encapsulado Pines Símbolos CAD, huellas y modelos 3D
VQFN (RGZ) 48 Ultra Librarian
Se aplican los Términos y condiciones estándar de TI para los elementos de evaluación.

Pedidos y calidad

Información incluida:
  • RoHS
  • REACH
  • Marcado del dispositivo
  • Acabado de plomo/material de la bola
  • Clasificación de nivel de sensibilidad a la humedad (MSL)/reflujo máximo
  • Estimaciones de tiempo medio entre fallas (MTBF)/fallas en el tiempo (FIT)
  • Contenido del material
  • Resumen de calificaciones
  • Monitoreo continuo de confiabilidad
Información incluida:
  • Lugar de fabricación
  • Lugar de ensamblaje

Los productos recomendados pueden tener parámetros, módulos de evaluación o diseños de referencia relacionados con este producto de TI.

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

Ver todos los temas del foro en inglés

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene alguna pregunta sobre calidad, encapsulados o pedido de productos de TI, consulte el servicio de asistencia de TI. ​​​​​​​​​​​​​​

Videos