Inicio Relojes y sincronización Búferes de reloj
Inicio
Relojes y sincronización
Búferes de reloj

LMK1D2102L

ACTIVO

Búfer LVDS de baja fluctuación aditiva

Haga su pedido ahora
Hoja de datos

LMK1D2102L

ACTIVO
Hoja de datos Haga su pedido ahora

Detalles del producto

Number of outputs 2 Additive RMS jitter (typ) (fs) 5 Core supply voltage (V) 1.8, 2.5, 3.3 Output supply voltage (V) 1.8, 2.5, 3.3 Output skew (ps) 20 Operating temperature range (°C) -40 to 105 Rating Catalog Output type LVDS Input type Universal input
Number of outputs 2 Additive RMS jitter (typ) (fs) 5 Core supply voltage (V) 1.8, 2.5, 3.3 Output supply voltage (V) 1.8, 2.5, 3.3 Output skew (ps) 20 Operating temperature range (°C) -40 to 105 Rating Catalog Output type LVDS Input type Universal input
VQFN (RGT) 16 9 mm² 3 x 3
  • High-performance LVDS clock buffer family: up to 2GHz
    • Dual 1:2 differential buffer
    • Dual 1:4 differential buffer
    • Dual 1:6 differential buffer
    • Dual 1:8 differential buffer
  • Supply voltage: 1.71V to 3.465V
  • Dual output common mode voltage operation:
    • Output common mode voltage: 0.7V at 1.8V supply voltage.
    • Output common mode voltage: 1.2V at 2.5V/3.3V supply voltage
  • Low additive jitter:
    • < 17fs RMS typical in 12kHz to 20MHz at 1250.25MHz
    • < 22fs RMS typical in 12kHz to 20MHz at 625MHz
    • < 60fs RMS maximum in 12kHz to 20MHz at 156.25MHz
    • Very low phase noise floor: -164dBc/Hz (typical at 156.25MHz)
  • Very low propagation delay: < 575ps maximum
  • Output skew:
    • 15ps maximum (LMK1D2102, LMK1D2104)
    • 20ps maximum (LMK1D2106, LMK1D2106)
  • Part to Part skew: 150ps
  • High-swing LVDS (boosted mode): 500mV VOD typical when AMP_SELA, AMP_SELB= Floating
  • Bank enable/disable using AMP_SELA and AMP_SELB
  • Fail-safe input operation
  • Universal inputs accept LVDS, LVPECL, LVCMOS, HCSL and CML signal levels
  • LVDS reference voltage, VAC_REF, available for capacitive-coupled inputs
  • Extended industrial temperature range: –40°C to 105°C
  • High-performance LVDS clock buffer family: up to 2GHz
    • Dual 1:2 differential buffer
    • Dual 1:4 differential buffer
    • Dual 1:6 differential buffer
    • Dual 1:8 differential buffer
  • Supply voltage: 1.71V to 3.465V
  • Dual output common mode voltage operation:
    • Output common mode voltage: 0.7V at 1.8V supply voltage.
    • Output common mode voltage: 1.2V at 2.5V/3.3V supply voltage
  • Low additive jitter:
    • < 17fs RMS typical in 12kHz to 20MHz at 1250.25MHz
    • < 22fs RMS typical in 12kHz to 20MHz at 625MHz
    • < 60fs RMS maximum in 12kHz to 20MHz at 156.25MHz
    • Very low phase noise floor: -164dBc/Hz (typical at 156.25MHz)
  • Very low propagation delay: < 575ps maximum
  • Output skew:
    • 15ps maximum (LMK1D2102, LMK1D2104)
    • 20ps maximum (LMK1D2106, LMK1D2106)
  • Part to Part skew: 150ps
  • High-swing LVDS (boosted mode): 500mV VOD typical when AMP_SELA, AMP_SELB= Floating
  • Bank enable/disable using AMP_SELA and AMP_SELB
  • Fail-safe input operation
  • Universal inputs accept LVDS, LVPECL, LVCMOS, HCSL and CML signal levels
  • LVDS reference voltage, VAC_REF, available for capacitive-coupled inputs
  • Extended industrial temperature range: –40°C to 105°C

The LMK1D210xL is a low noise dual clock buffer which distributes one input to a maximum of 2 (LMK1D2102L), 4 (LMK1D2104L), 6 (LMK1D2106L) or 8 (LMK1D2108L) LVDS outputs. The inputs can either be LVDS, LVPECL, HCSL, CML, or LVCMOS.

The LMK1D210xL is specifically designed for driving 50Ω transmission lines. When driving inputs in single-ended mode, apply the appropriate bias voltage to the unused negative input pin (see Figure 8-8).

LMK1D210xL buffer offers two output common mode operation (0.7V and 1.2V) for different operating supply. The device provides flexibility in design for DC-coupled mode applications.

AMP_SELA / AMP_SELB control pin can be used to select different output amplitude LVDS (350mV) or boosted LVDS (500mV). In addition to amplitude selection, outputs can be disabled using the same pin.

The part also supports Fail-Safe Input function for clock and digital input pins. The device further incorporates an input hysteresis which prevents random oscillation of the outputs in the absence of an input signal.

The LMK1D210xL is a low noise dual clock buffer which distributes one input to a maximum of 2 (LMK1D2102L), 4 (LMK1D2104L), 6 (LMK1D2106L) or 8 (LMK1D2108L) LVDS outputs. The inputs can either be LVDS, LVPECL, HCSL, CML, or LVCMOS.

The LMK1D210xL is specifically designed for driving 50Ω transmission lines. When driving inputs in single-ended mode, apply the appropriate bias voltage to the unused negative input pin (see Figure 8-8).

LMK1D210xL buffer offers two output common mode operation (0.7V and 1.2V) for different operating supply. The device provides flexibility in design for DC-coupled mode applications.

AMP_SELA / AMP_SELB control pin can be used to select different output amplitude LVDS (350mV) or boosted LVDS (500mV). In addition to amplitude selection, outputs can be disabled using the same pin.

The part also supports Fail-Safe Input function for clock and digital input pins. The device further incorporates an input hysteresis which prevents random oscillation of the outputs in the absence of an input signal.
filter Buscar otro/a Búferes de reloj
Descargar Ver vídeo con transcripción Video

Documentación técnica

star =Principal documentación para este producto seleccionada por TI
No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 1
Documentación principal Tipo Título Opciones de formato Fecha
* Data sheet LMK1D210xL Ultra Low Additive Jitter LVDS Buffer datasheet (Rev. A) PDF | HTML 11 nov 2024

Diseño y desarrollo

Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.

Modelo de simulación

LMK1DX IBIS Model (Rev. B)

SNAM251B.ZIP (67 KB) - IBIS Model
Descargar
Modelo de simulación

LMK1DXX_L IBIS Model

SNAM296.ZIP (66 KB) - IBIS Model
Descargar
Herramienta de diseño

PLLATINUMSIM-SW — PLL loop filter, phase noise, lock time, and spur simulation tool

PLLATINUMSIM-SW is a simulation tool that allows users to create detailed designs and simulations of our PLLatinum™ integrated circuits, which include the LMX series of phase-locked loops (PLLs) and synthesizers.

Productos y hardware compatibles

Productos y hardware compatibles
Opciones de descarga
Herramienta de simulación

PSPICE-FOR-TI — PSpice® para herramienta de diseño y simulación de TI

PSpice® para TI es un entorno de diseño y simulación que ayuda a evaluar la funcionalidad de los circuitos analógicos. Esta completa suite de diseño y simulación utiliza un motor de análisis analógico de Cadence®. Disponible sin ningún costo, PSpice para TI incluye una de las bibliotecas de modelos (...)
Solicitar
Encapsulado Pines Símbolos CAD, huellas y modelos 3D
VQFN (RGT) 16 Ultra Librarian
Se aplican los Términos y condiciones estándar de TI para los elementos de evaluación.

Pedidos y calidad

Información incluida:
  • RoHS
  • REACH
  • Marcado del dispositivo
  • Acabado de plomo/material de la bola
  • Clasificación de nivel de sensibilidad a la humedad (MSL)/reflujo máximo
  • Estimaciones de tiempo medio entre fallas (MTBF)/fallas en el tiempo (FIT)
  • Contenido del material
  • Resumen de calificaciones
  • Monitoreo continuo de confiabilidad
Información incluida:
  • Lugar de fabricación
  • Lugar de ensamblaje

Los productos recomendados pueden tener parámetros, módulos de evaluación o diseños de referencia relacionados con este producto de TI.

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

Ver todos los temas del foro en inglés

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene alguna pregunta sobre calidad, encapsulados o pedido de productos de TI, consulte el servicio de asistencia de TI. ​​​​​​​​​​​​​​

Videos