データシート
TPS53685
- 入力電圧範囲：4.5V～17V
- 出力電圧範囲：0.25 V～5.5V
- N + M ≤ 8 相、M ≤ 4 相をサポートするデュアル出力
- ネイティブのトランスインダクタ電圧レギュレータ (TLVR) トポロジをサポート
- AMD SVI3 に準拠
- D-CAP+™ 制御の強化により、優れた過渡性能と優れた動的電流共有を実現
- ループ補償をプログラム可能
- フレキシブルな相ファイアリング・シーケンス
- 個別の相電流較正およびレポート
- 設定可能な電流スレッショルドによる動的な位相シェディングで軽負荷時および重負荷時の効率を最適化
- 高速な位相加算によるアンダーシュート低減 (USR)
- ドライバ不要の構成で効率的な高周波数のスイッチング
- TI NexFET™ 電力段との完全な互換性による高密度ソリューション
- 正確な可変電圧ポジショニング
- 特許取得済みの AutoBalance™ 位相バランス機能
- 相ごとに選択可能な電流制限
- 電圧、電流、電力、温度、フォルト状態の遠隔測定に対応する PMBus™ システム・インターフェイス
- 5.00 × 5.00 mm、 40 ピン、 0.4 mm ピッチ、QFN パッケージ
TPS53685 は、トランスインダクタ電圧レギュレータ (TLVR) トポロジをサポートし、デュアル・チャネル、内蔵不揮発性メモリ (NVM)、PMBus™ インターフェイスを備えた、AMD SVI3 完全準拠の降圧コントローラであり、TI NexFET™ スマート電力段と完全に互換性があります。アンダーシュート低減機能 (USR) を備えた D-CAP+™ アーキテクチャなどの高度な制御機能により、高速過渡応答と良好な電流共有を実現し、出力容量の要件を最小化できます。また、新しい位相インターリーブ方式と動的な位相シェディングにより、さまざまな負荷で効率が向上します。AMD SVI3 機能とあわせて、VCORE のスルーレートと電圧ポジショニングの可変制御が働きます。さらに、PMBus 通信インターフェイスをサポートしているため、電圧、電流、電力、温度、フォルト状態の遠隔測定レポートをシステムに送信できます。プログラム可能なパラメータは、いずれも PMBus インターフェイスを介して設定し、新しいデフォルト値として NVM に保存できるため、外付け部品点数を最小限に抑えることができます。
TPS53685 デバイスは、放熱特性に優れた 40 ピン QFN パッケージで供給され、–40°C～125°Cの温度範囲で仕様が規定されています。
詳細リクエスト
詳細なデータシートとその他の情報が入手可能です。 ご請求
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| WQFN (RSB) | 40 | Ultra Librarian |
購入と品質
記載されている情報：
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
記載されている情報：
- ファブの拠点
- 組み立てを実施した拠点