ADC12DJ5200-SEP
- Radiation Tolerance:
- Total Ionizing Dose (TID): 30 krad (Si)
- Single Event Latchup (SEL): 43 MeV-cm 2/mg
- Single Event Upset (SEU) immune registers
- Space-enhanced plastic (space EP):
- Meets ASTM E595 out-gassing specification
- Vendor item drawing (VID) V62/22611
- Temperature range: –55°C to 125°C
- One fabrication, assembly, and test site
- Wafer lot traceability
- Extended product life cycle
- Extended product change notification
- ADC core:
- 12-bit resolution
- Up to 10.4 GSPS in single-channel mode
- Up to 5.2 GSPS in dual-channel mode
- Performance specifications:
- Noise floor (–20 dBFS, V FS = 1 V PP-DIFF):
- Dual-channel mode: –151.8 dBFS/Hz
- Single-channel mode: –154.4 dBFS/Hz
- ENOB (dual channel, F IN = 2.4 GHz): 8.6 Bits
- Noise floor (–20 dBFS, V FS = 1 V PP-DIFF):
- Buffered analog inputs with V CMI of 0 V:
- Analog input bandwidth (–3 dB): 8 GHz
- Usable input frequency range: > 10 GHz
- Full-scale input voltage (V FS, default): 0.8 V PP
- Noiseless aperture delay (t AD) adjustment:
- Precise sampling control: 19-fs Step
- Simplifies synchronization and interleaving
- Temperature and voltage invariant delays
- Easy-to-use synchronization features:
- Automatic SYSREF timing calibration
- Time stamp for sample marking
- JESD204C serial data interface:
- Maximum lane rate: 17.16 Gbps
- Support for 64b/66b and 8b/10b encoding
- 8b/10b modes are JESD204B compatible
- Optional digital down-converters (DDC):
- Complex decimation: 4x (IBW = 0.2*F S = 2.08 GHz in DES mode, 1.04 GHz per channel in dual channel mode), 8x, 16x and 32x
- Four independent 32-Bit NCOs per DDC
- Peak RF Input Power (Diff): +26.5 dBm (+ 27.5 dBFS, 560x fullscale power)
- Programmable FIR filter for equalization
- Power consumption: 4 W
- Power supplies: 1.1 V, 1.9 V
The ADC12DJ5200-SEP device is an RF-sampling, giga-sample, analog-to-digital converter (ADC) that can directly sample input frequencies from DC to above 10 GHz. ADC12DJ5200-SEP can be configured as a dual-channel, 5.2 GSPS ADC or single-channel, 10.4 GSPS ADC. Support of a useable input frequency range of up to 10 GHz enables direct RF sampling of L-band, S-band, C-band, and X-band for frequency agile systems.
The ADC12DJ5200-SEP uses a high-speed JESD204C output interface with up to 16 serialized lanes supporting up to 17.16 Gbps line rate. Deterministic latency and multi-device synchronization is supported through JESD204C subclass-1. The JESD204C interface can be configured to trade-off line rate and number of lanes. Both 8b/10b and 64b/66b data encoding schemes are supported. 64b/66b encoding supports forward error correction (FEC) for improved bit error rates. The interface is backwards compatible with JESD204B receivers.
Innovative synchronization features, including noiseless aperture delay adjustment and SYSREF windowing, simplify system design for multichannel applications. Optional digital down converters (DDCs) are available to provide digital conversion to base-band and to reduce the interface rate. A programmable FIR filter allows on-chip equalization.
기술 자료
| 유형 | 직함 | 날짜 | ||
|---|---|---|---|---|
| * | Data sheet | ADC12DJ5200-SEP 10.4-GSPS Single-Channel or 5.2-GSPS Dual-Channel, 12-bit,RF-Sampling Analog-to-Digital Converter (ADC) datasheet | PDF | HTML | 2023/10/12 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
ADC12DJ5200RFEVM — ADC12DJ5200RF RF 샘플링 12비트 듀얼 5.2GSPS 또는 싱글 10.4GSPS ADC 평가 모듈
ADC12DJ5200RF 평가 모듈(EVM)을 통해 ADC12DJ5200RF 장치를 평가할 수 있습니다. ADC12DJ5200RF는 버퍼링된 아날로그 입력을 지원하는 저전력, 12비트, 듀얼 5.2GSPS/싱글 10.4GSPS, RF 샘플링 아날로그-디지털 컨버터(ADC)로, 프로그래머블 NCO 및 데시메이션 설정을 지원하는 통합 디지털 다운 컨버터(프로그래머블 12비트 및 8비트 ADC 출력 포함)로, JESD204B/C 인터페이스를 지원합니다. EVM에는 광범위한 신호 소스 및 주파수를 수용할 수 있는 트랜스포머 커플 아날로그 (...)
TSW14J57EVM — 데이터 캡처/패턴 생성기: JESD204B 레인 16개를 지원하는 1.6~15Gbps의 데이터 컨버터 EVM
TI TSW14J57 평가 모듈(EVM)은 새로운 TI JESD204B 고속 ADC(아날로그-디지털 컨버터), 고속 디지털-아날로그 컨버터(DAC) 및 아날로그 프론트 엔드(AFE)의 성능을 평가하는 데 사용되는 차세대 데이터 캡처 카드입니다.
Arria® 10 디바이스로 채워진 후 Altera® JESD204B IP 솔루션을 사용하는 TSW14J57은 1Gbps~15Gbps의 모든 레인 속도를 1~16레인으로 지원하도록 동적으로 구성할 수 있습니다.
HSDC Pro(High-Speed Data Converter Pro) 그래픽 (...)
PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
TIDA-010274 — Space-grade discrete RF sampling transceiver reference design
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| FCCSP (ALR) | 144 | Ultra Librarian |
주문 및 품질
- RoHS
- REACH
- 디바이스 마킹
- 납 마감/볼 재질
- MSL 등급/피크 리플로우
- MTBF/FIT 예측
- 물질 성분
- 인증 요약
- 지속적인 신뢰성 모니터링
- 팹 위치
- 조립 위치
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.