CDCVF25081

Name: CDCVF25081
Brand: TI
SKU: CDCVF25081
Price: 1.606 USD

활성

1:8 3.3V 위상 잠금 루프 클록 드라이버

지금 주문

데이터 시트

document-pdfAcrobat CDCVF25081 3.3-V Phased-Lock Loop Clock Driver datasheet (Rev. B) (영어) PDF | HTML

CDCVF25081

활성

데이터 시트

지금 주문

제품 상세 정보

Function

Zero-delay

Additive RMS jitter (typ) (fs)

100

Output frequency (max) (MHz)

200

Number of outputs

Output supply voltage (V)

3.3

Core supply voltage (V)

3.3

Output skew (ps)

150

Features

Spread spectrum clocking (SSC)

Operating temperature range (°C)

-40 to 85

Rating

Catalog

Output type

LVTTL

Input type

LVTTL

Function

Zero-delay

Additive RMS jitter (typ) (fs)

100

Output frequency (max) (MHz)

200

Number of outputs

Output supply voltage (V)

3.3

Core supply voltage (V)

3.3

Output skew (ps)

150

Features

Spread spectrum clocking (SSC)

Operating temperature range (°C)

-40 to 85

Rating

Catalog

Output type

LVTTL

Input type

LVTTL

SOIC (D)

59.4 mm² 9.9 x 6

TSSOP (PW)

32 mm² 5 x 6.4

Phase-locked loop based, zero-delay buffer
- 1 clock input to 2 banks of 4 outputs
- No external RC network required
Supply voltage: 3 V to 3.6 V
Operating frequency: 8 MHz to 200 MHz
Low additive jitter (cycle-cycle): ±100 ps for 66 MHz to 200 MHz
Power-down mode available
- Current consumption: < 20 µA in
  Power-down mode
25-Ω on-chip series damping resistors
Industrial temperature range: –40°C to 85°C
Spread Spectrum Clock Compatible (SSC)
Packaged in
- 9.9-mm × 3.91-mm, 16-pin SOIC (D)
- 5.0-mm × 4.4-mm, 16-pin TSSOP (PW)

Phase-locked loop based, zero-delay buffer
- 1 clock input to 2 banks of 4 outputs
- No external RC network required
Supply voltage: 3 V to 3.6 V
Operating frequency: 8 MHz to 200 MHz
Low additive jitter (cycle-cycle): ±100 ps for 66 MHz to 200 MHz
Power-down mode available
- Current consumption: < 20 µA in
  Power-down mode
25-Ω on-chip series damping resistors
Industrial temperature range: –40°C to 85°C
Spread Spectrum Clock Compatible (SSC)
Packaged in
- 9.9-mm × 3.91-mm, 16-pin SOIC (D)
- 5.0-mm × 4.4-mm, 16-pin TSSOP (PW)

The CDCVF25081 is a high performance, low skew, low jitter, phased-locked loop clock driver. It uses a PLL to precisely align, in both frequency and phase, the output clocks to the input clock signal. The outputs are divided into 2 banks for a total of 8 buffered CLKIN outputs. The device automatically puts the outputs to a low state when no CLKIN signal is present (power down mode).

The S1 and S2 pins allow selection between PLL or bypassed PLL outputs. When left open, the outputs are disabled to a logic low state.

The part supports a fail-safe function. The device further incorporates an input hysteresis which prevents random oscillation of the outputs in the absence of an input signal.

The device operates in 3.3V supply environment and is characterized from –40°C to 85°C (ambient temperature).

The S1 and S2 pins allow selection between PLL or bypassed PLL outputs. When left open, the outputs are disabled to a logic low state.

The part supports a fail-safe function. The device further incorporates an input hysteresis which prevents random oscillation of the outputs in the absence of an input signal.

The device operates in 3.3V supply environment and is characterized from –40°C to 85°C (ambient temperature).

filter

기타 클록 버퍼 찾기

다운로드 스크립트와 함께 비디오 보기 동영상

기술 자료

star

=TI에서 선정한 이 제품의 인기 문서

검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.

2개 모두 보기

	유형	직함		날짜
*	Data sheet	CDCVF25081 3.3-V Phased-Lock Loop Clock Driver datasheet (Rev. B)	PDF \| HTML	2022/01/12
	Application note	Using TI's CDCVF2310 and CDCVF25081 with TLK1501 Serial Transceiver		2003/05/14

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

시뮬레이션 모델

CDCVF25081 IBIS Model

SCAC035.ZIP (12 KB) - IBIS Model

다운로드

시뮬레이션 툴

PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®

TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.

TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)

요청