首頁 時鐘與計時 時鐘抖動清除器
首頁
時鐘與計時
時鐘抖動清除器

LMK04610

現行

具有雙 PLL 的超低雜訊、低功耗且符合 JESD204B 標準的時鐘抖動清除器

立即訂購
產品規格表

LMK04610

現行
產品規格表 立即訂購

產品詳細資料

Function Dual-loop PLL Number of outputs 10 RMS jitter (fs) 65 Output frequency (min) (MHz) 0.03 Output frequency (max) (MHz) 2000 Input type LVCMOS, LVDS, LVPECL Output type LVDS, LVPECL Supply voltage (min) (V) 1.7 Supply voltage (max) (V) 3.465 Features JESD204B Rating Catalog Operating temperature range (°C) -40 to 85 Number of input channels 2
Function Dual-loop PLL Number of outputs 10 RMS jitter (fs) 65 Output frequency (min) (MHz) 0.03 Output frequency (max) (MHz) 2000 Input type LVCMOS, LVDS, LVPECL Output type LVDS, LVPECL Supply voltage (min) (V) 1.7 Supply voltage (max) (V) 3.465 Features JESD204B Rating Catalog Operating temperature range (°C) -40 to 85 Number of input channels 2
VQFN (RTQ) 56 64 mm² 8 x 8
  • Dual-loop PLL architecture
  • Ultra low noise (10 kHz to 20 MHz):
    • 48-fs RMS jitter at 1966.08 MHz
    • 50-fs RMS jitter at 983.04 MHz
    • 61-fs RMS jitter at 122.88 MHz
  • –165-dBc/Hz noise floor at 122.88 MHz
  • JESD204B support
    • Single shot, pulsed, and continuous SYSREF
  • 10 differential output clocks in 8 frequency groups
    • Programmable output swing between 700 mVpp to 1600 mVpp
    • Each output pair can be configured to SYSREF clock output
    • 16-bit channel divider
    • Minimum SYSREF frequency of 25 kHz
    • Maximum output frequency of 2 GHz
    • Precision digital delay, dynamically adjustable
      • Digital delay (DDLY) of ½ × clock distribution path frequency (2 GHz maximum)
    • 60-ps step analog delay
    • 50% duty cycle output divides, 1 to 65535
      (even and odd)
  • Two reference inputs
    • Holdover mode, when inputs are lost
    • Automatic and manual switch-over modes
    • Loss-of-signal (LOS) detection
  • 0.88-W typical power consumption with 10 outputs active
  • Operates typically from a 1.8-V (outputs, inputs) and 3.3-V supply (digital, PLL1, PLL2_OSC, PLL2 core)
  • Fully integrated programmable loop filter
  • PLL2
    • PLL2 phase detector rate up to 250 MHz
    • OSCin frequency-doubler
    • Integrated low-noise VCO
  • Internal power conditioning: better than –80 dBc PSRR on VDDO for 122.88-MHz differential outputs
  • 3- or 4-wire SPI interface (4-wire is default)
  • –40ºC to +85ºC industrial ambient temperature
  • Supports 105ºC PCB temperature (measured at thermal pad)
  • LMK04610: 8-mm × 8-mm VQFN-56 package with 0.5-mm pitch
  • Dual-loop PLL architecture
  • Ultra low noise (10 kHz to 20 MHz):
    • 48-fs RMS jitter at 1966.08 MHz
    • 50-fs RMS jitter at 983.04 MHz
    • 61-fs RMS jitter at 122.88 MHz
  • –165-dBc/Hz noise floor at 122.88 MHz
  • JESD204B support
    • Single shot, pulsed, and continuous SYSREF
  • 10 differential output clocks in 8 frequency groups
    • Programmable output swing between 700 mVpp to 1600 mVpp
    • Each output pair can be configured to SYSREF clock output
    • 16-bit channel divider
    • Minimum SYSREF frequency of 25 kHz
    • Maximum output frequency of 2 GHz
    • Precision digital delay, dynamically adjustable
      • Digital delay (DDLY) of ½ × clock distribution path frequency (2 GHz maximum)
    • 60-ps step analog delay
    • 50% duty cycle output divides, 1 to 65535
      (even and odd)
  • Two reference inputs
    • Holdover mode, when inputs are lost
    • Automatic and manual switch-over modes
    • Loss-of-signal (LOS) detection
  • 0.88-W typical power consumption with 10 outputs active
  • Operates typically from a 1.8-V (outputs, inputs) and 3.3-V supply (digital, PLL1, PLL2_OSC, PLL2 core)
  • Fully integrated programmable loop filter
  • PLL2
    • PLL2 phase detector rate up to 250 MHz
    • OSCin frequency-doubler
    • Integrated low-noise VCO
  • Internal power conditioning: better than –80 dBc PSRR on VDDO for 122.88-MHz differential outputs
  • 3- or 4-wire SPI interface (4-wire is default)
  • –40ºC to +85ºC industrial ambient temperature
  • Supports 105ºC PCB temperature (measured at thermal pad)
  • LMK04610: 8-mm × 8-mm VQFN-56 package with 0.5-mm pitch

The LMK0461x device family is the industry’s highest performance and lowest power jitter cleaner with JESD204B support.

The LMK0461x device family is the industry’s highest performance and lowest power jitter cleaner with JESD204B support.

filter 尋找其它 時鐘抖動清除器
下載 觀看有字幕稿的影片 影片

技術文件

star =TI 所選的此產品重要文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 5
類型 標題 日期
* Data sheet LMK04610 Ultra-Low Noise and Low Power JESD204B Compliant Clock Jitter Cleaner With Dual-Loop PLLs datasheet (Rev. B) PDF | HTML 2018年 1月 9日
Application note JESD204B Multi-Device Synchronization Using LMK0461x 2017年 8月 16日
Application note LMK0461x Phase Noise Performance With DC-DC Converters (Rev. B) 2017年 7月 20日
Application note SDPLL for LMK046xx Family 2017年 5月 15日
EVM User's guide LMK04610 Evaluation Board User's Guide (Rev. A) 2017年 2月 1日

設計與開發

如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。

開發板

LMK04610EVM — 具有雙 PLL 且符合 JESD204B 標準的 LMK04610 超低雜訊和低功耗時鐘抖動清除器 EVM

The LMK04610EVM features LMK04610 ultra Low-noise and low power JESD204B compliant Dual Loop Jitter Cleaner. With a power consumption of only 900 mW with all outputs running, LMK04610 supports sub-74 fs jitter (12 kHz to 20 MHz) using a low noise VCXO module. Integrated LDOs provide high PSRR that (...)
使用指南: PDF
TI.com 無法提供
支援軟體

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments clocks and synthesizers (TICS) pro software is used to program the evaluation modules (EVMs) for product numbers with these prefixes: CDC, LMK and LMX. These products include phase-locked loops and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.

支援產品和硬體

支援產品和硬體

產品
時鐘產生器
CDCE6214-Q1 — 支援 1-5 代 PCIe 且具有 2 個輸入、4 個輸出和內部 EEPROM 的超低功耗時脈產生器 CDCI6214 — 支援 PCIe Gen4 且具有四個可編程輸出和 EEPROM 的超低功耗時鐘產生器 LMK02000 — 具整合式 PLL 和 3 LVDS / 5 LVPECL 輸出的 1 至 800MHz 精密時脈分配器 LMK02002 — 具整合式 PLL 和 4 LVPECL 輸出的 1 至 800MHz 精密時脈分配器 LMK03200 — 具整合式 VCO 的精密 0 延遲時脈調節器 LMK03318 — 具單 PLL 的超低抖動時脈產生器系列 LMK03328 — 具有兩個獨立 PLL 的超低抖動時鐘產生器系列 LMK03806 — 含 14 輸出的超低抖動時脈產生器 LMK3H0102 — 突破性體聲波 (BAW) 型 PCIe Gen 1 至 Gen 6 相容無參考時脈產生器
時鐘緩衝器
CDCDB2000 — 適用於 PCIe® Gen 1 至 Gen 5 且符合 DB2000QL 的 20 輸出時脈緩衝器 CDCDB800 — 適用於 PCIe® Gen 1 至 Gen 6 的 8 輸出時脈緩衝器 LMK01000 — 具 3 個 LVDS 和 5 個 LVPECL 輸出的 1.6-GHz 高性能時脈緩衝器、分頻器和分配器 LMK01010 — 具 8 個 LVDS輸出的 1.6-GHz 高性能時脈緩衝器、分頻器和分配器 LMK01020 — 具 8 個 LVPECL 輸出的 1.6-GHz 高性能時脈緩衝器、分頻器和分配器 LMK01801 — 雙時脈分配 LMK1D1208I — 具有 I²C 的 8 通道輸出、1.8-V、2.5-V 和 3.3-V LVDS 緩衝器 LMKDB1104 — 適用 PCIe Gen 1 至 Gen 6 的 4 輸出 LP-HCSL 時脈緩衝器 LMKDB1108 — 適用 PCIe Gen 1 至 Gen 6 的 8 輸出 LP-HCSL 時脈緩衝器 LMKDB1120 — 適用於 PCIe Gen 1 至 Gen 6 且符合 DB2000QL 的 20 輸出時脈緩衝器 LMKDB1204 — 適用 PCIe Gen 1 至 Gen 6 的 2 輸入 4 輸出 LP-HCSL 時脈多工器
Oscillators
LMK61E0M — 具有內部 EEPROM 的 LVCMOS 超低抖動可編程振盪器 LMK61E2 — 156.250-MHz、±50 ppm、超低抖動、整合式 EEPROM、可完全編程的振盪器
時鐘抖動清除器
LMK04100 — 具串接 PLL 的精密時脈調節器時脈抖動清除器 LMK04101 — 適用 LVCOMS 2VPEC/LVPEC+4 輸出且具整合式 1430 至 1570-MHz VCO:3 輸出的抖動清除器 LMK04102 — 適用 LVCOMS 2VPEC/LVPEC+4 輸出且具整合式 1600 至 1750-MHz VCO:3 輸出的抖動清除器 LMK04110 — 適用 2VPEC/LVPEC 且具整合式 1185 至 1296-MHz VCO:5 輸出的抖動消除器 LMK04111 — 適用 2VPEC/LVPEC 且具整合式 1430 至 1570-MHz VCO:5 輸出的抖動消除器 LMK04131 — 適用 2VPEC/LVPEC+LVDS+LVCOMS 且具整合式 1430 至 1570-MHz VCO:2 輸出的抖動清除器 LMK04133 — 適用 2VPEC/LVPEC+LVDS+LVCOMS 且具整合式 1840 至 2160-MHz VCO:2 輸出的抖動清除器 LMK04208 — 具 6 個可編程輸出的超低雜訊時脈抖動清除器 LMK04228 — 具有雙迴路 PLL 的超低雜訊時鐘抖動清除器 LMK04368-EP — 增強型產品超低雜訊 3.2-GHz JESD204C 抖動清除器 LMK04610 — 具有雙 PLL 的超低雜訊、低功耗且符合 JESD204B 標準的時鐘抖動清除器 LMK04616 — 超低雜訊與低功耗 JESD204B 相容時鐘抖動清除器 LMK04714-Q1 — 車用超低雜訊 3.2-GHz、JESD204B 和 JESD204C 雙迴路時脈抖動清除器 LMK04803 — 具雙串接 PLL 和整合式 1.9 GHz VCO 的低雜訊時脈抖動清除器 LMK04816 — 具雙迴路 PLL 的三輸入低雜訊時脈抖動清除器 LMK04821 — 具 JESD204B 支援的超低抖動合成器與抖動清除器 LMK04826 — 具整合式 1840 至1970-MHz VCO0 的超低雜訊 JESD204B 相容時脈抖動消除器 LMK04828 — 具整合式 2370 至 2630 MHz VCO0 的超低雜訊 JESD204B 相容時脈抖動消除器。 LMK04828-EP — 溫度範圍為 -55°C 至 105°C 且符合 JESD204B 規範的超低雜訊時鐘抖動清除器 LMK04832 — 具有雙迴路的 3.2-GHz、15 輸出、JESD204B 時脈抖動清除器 LMK04832-SEP — 耐輻射、30-krad、超低雜訊、3.2-GHz 15 輸出 JESD204C 時脈抖動清除器 LMK04832-SP — 抗輻射保證 (RHA)、超低雜訊、3.2-GHz、15 輸出時脈抖動清除器
時脈網路同步器
LMK05028 — 低抖動雙通道網路同步器時脈 LMK05318 — 具有 BAW 的超低抖動單通道網路同步器時鐘 LMK05318B — 具有 BAW 的超低抖動單通道網路同步器時鐘 LMK5B12204 — 具有網路同步和 BAW 技術的超低抖動時鐘產生器 LMK5B33216 — 具有整合式 2.5-GHz 突破性體聲波 VCO 的 16 輸出、三 DPLL 和 APLL 網路同步器 LMK5B33414 — 具有整合式 2.5-GHz 突破性體聲波 VCO 的 14 輸出、三 DPLL 和 APLL 網路同步器 LMK5C33216 — 配備 JESD204B 的超低抖動時鐘同步器，用於與 BAW 進行無線通訊 LMK5C33216A — 具有 JESD204B/C 和 BAW VCO 的三 DPLL、三 APLL、雙輸入和 16 輸出網路同步器
RF PLL 與合成器
LMX1204 — 具 JESD204B/C SYSREF 支援和相位同步的 12.8 GHz RF 緩衝器、倍頻器和分頻器 LMX1214 — 具有輔助時鐘的 1:5、18GHz RF 緩衝器和分頻器 LMX1860-SEP — 具有 SYSREF (支援 JESD204B/C) 和 FPGA 時脈的耐輻射 15GHz RF 緩衝器、倍頻器、分頻器 LMX1906-SP — 具有 SYSREF 和 FPGA 時鐘的抗輻射保證 (RHA) 15GHz 緩衝器、倍頻器和分頻器 LMX2485 — 適用於 RF 個人通訊的 500-MHz 至 3-GHz ΔΣ 低功耗雙 PLL LMX2485E — 適用 RF 個人通訊的 50-MHz 至 3-GHz ΔΣ 低功耗雙 PLL LMX2485Q-Q1 — 500MHz 至 3GHz 車用 ΔΣ 低功耗雙 PLL LMX2486 — 適用射頻個人通訊的 1-GHz 至 4.5-GHz ΔΣ 低功耗雙 PLL LMX2487 — 具 3.0-GHz 整數 PLL 的 1 至 6-GHz ΔΣ 低功耗雙 PLLatinum 頻率合成器 LMX2487E — 適用 RF 個人通訊的 3-GHz 至 7.5-GHz ΔΣ 低功耗雙 PLL LMX2491 — 具斜率/頻擾產生功能的 6.4-GHz 低雜訊分數 N PLL LMX2492 — 500MHz 至 14GHz 寬頻、低雜訊分數 N PLL 並會產生斜率/頻擾 LMX2492-Q1 — 具有斜率/頻擾產生功能的車規 500-MHz 至 14-GHz 寬頻、低雜訊分數 N PLL LMX2531 — 具整合式 VCO 的高效能頻率合成器系統 LMX2541 — 具整合式 VCO 的超低雜訊 PLLatinum 頻率合成器 LMX2571 — 具頻移鍵控 (FSK) 調變的 1.34-GHz、低功耗、極端溫度射頻合成器 LMX2571-EP — 具有 FSK 調變的強化型產品、1.34-GHz、低功耗、極端溫度射頻合成器 LMX2572 — 6.4-GHz 低功耗寬頻 RF 合成器 LMX2572LP — 具有 FSK 調變的 2 GHz 低功耗寬頻射頻合成器 LMX2581 — 具整合式 VCO 的 3.76-GHz 寬頻頻率合成器 LMX2581E — 具整合式 VCO 的 3.8-GHz 寬頻頻率合成器 LMX2582 — 5.5-GHz 高效能寬頻 PLLatinum RF 合成器 LMX2592 — 具有整合式 VCO 的 9.8-GHz 寬頻頻率合成器 LMX2594 — 具相位同步和 JESD204B 支援的 15-GHz 寬頻 PLLatinum™ RF 合成器 LMX2595 — 具有相位同步功能且支援 JESD204B 的 20-GHz 寬頻射頻合成器 LMX2820 — 具有相位同步功能、JESD 和頻率校準 <5μs 的 22.6 GHz 寬頻射頻合成器
硬體開發
開發板
LMK03806BEVAL — LMK03806B 評估板 LMK04208EVM — 具有雙路串接 PLL 和整合 2.9 GHz VCO 的雙輸入、6+1 輸出時鐘抖動清除器 LMK04616EVM — LMK04616 評估模組 LMK04805BEVAL — 具有雙串接 PLL 和整合式 2.2 GHz VCO 的時鐘抖動清除器 LMK04806BEVAL — 具有雙串接 PLL 和整合式 2.5 GHz VCO 的時鐘抖動清除器 LMK04816BEVAL — 具有雙路串接 PLL 和整合 2.5 GHz VC 的三路輸入、十三路輸出時鐘抖動清除器 LMK04826BEVM — LMK04826BEVM 評估模組 LMK04828BEVM — LMK04828 評估模組 LMK04832EVM — LMK04832 JESD204B 時鐘抖動清除器/時脈產生器/分配評估模組 LMK04832SEPEVM — 適用於超低雜訊、3.2-GHz、15 輸出、時脈抖動清除器的 LMK04832-SEP 評估模組 LMK04906BEVAL — 具有雙路串接 PLL 和整合 2.5 GHz VCO 的三路輸入、七路輸出時鐘抖動清除器 LMK5B33216EVM — 適用於 16 輸出、三個 DPLL 和 APLL、具有 BAW VCO 的網路同步器的 LMK5B33216 評估模組 LMX2571EPEVM — 適用於 1.34-GHz、低功耗、極端溫度射頻合成器的 LMX2571-EP 評估模組 LMX2582EVM — 具有整合式 VCO 的 LMX2582EVM 高效能、寬頻頻率 PLLatinum 射頻合成器 LMX2592EVM — LMX2592EVM 高效能寬頻頻率射頻合成器 PLLATINUM™ 積體電路 LMX2594PSEVM — 適用於 15-GHz 射頻合成器及多裝置相位同步的 LMX2594 評估模組 XMICR-3P-LMX2492 — LMX2492 X-MWblock 評估模組 XMICR-3P-LMX2572 — LMX2572 X-MWblock 評估模組 XMICR-3P-LMX2592 — LMX2592 X-MWblock 評估模組 XMICR-3P-LMX2594 — LMX2594 X-MWblock 評估模組 XMICR-3P-LMX2595 — LMX2595 X-MWblock 評估模組 LMK04832EVM-CVAL — LMK04832-SP 航太級超低雜訊 JESD204B 雙迴路時鐘抖動清除器評估模組 LMK04368EPEVM — 適用於 JESD204B/C 雙迴路時脈抖動清除器的 LMK04368-EP 評估模組 LMK61E0MEVM — LMK61E0M 超低抖動可程式編輯振盪器評估模組 LMK61E2EVM — LMK61E2EVM 超低抖動且可程式編輯之振盪器的評估模組 LMX1204EVM — 適用於具 JESD204B/C SYSREF 支援的 RF 緩衝器、倍頻器和分頻器的 LMX1204 的評估模組 LMX2594EVM — 具有相位同步功能且符合 JESD204B 標準的 LMX2594EVM 15 GHz 寬頻射頻合成器評估模組 LMX2595EVM — 具有相位同步功能且符合 JESD204B 標準的 20 GHz 寬頻射頻合成器評估模組 LMX2615EVM-CVAL — 航太級合成器評估模組 LMX2694EPEVM — 15-GHz 寬頻 RF 合成器評估模組 LMX2572EVM — 具有相位同步功能且支援 JESD204B 的 6.4 GHz 低功耗寬頻射頻合成器 LMX2572LPEVM — 具有 FSK 調變的 2 GHz 低功耗寬頻射頻合成器評估模組 LMX2581EVM — LMX2581 評估模組 LMX2820EVM — LMX2820 22.6-GHz 寬頻射頻合成器評估模組 LMX8410LEVM — I/Q 解調器評估模組 LMK5B12212EVM — LMK5B12212 評估模組 LMK5B33414EVM — 適用於 14 輸出、三個 DPLL 和 APLL、具有 BAW VCO 的網路同步器的 LMK5B33414 評估模組 LMK5C33216AEVM — LMK5C33216A 評估模組 LMK5C33216EVM — LMK5C33216 時脈同步器 DPLL 2 輸入 16 輸出評估模組 LMK5C33414AEVM — LMK5C33414A 評估模組 LMK05028EVM — LMK05028 網路時鐘產生器和同步器評估模組 LMK05318BEVM — 網路同步器時鐘評估模組 CDCI6214EVM — CDCI6214 超低功耗時鐘產生器評估模組 CDCE6214-Q1EVM — 4 個差分和 1 個 LVCMOS 輸出時脈產生器評估模組 LMK3H0102EVM — LMK3H0102 評估模組
軟體
IDE、配置、編譯器或偵錯程式
CODELOADER — 適用於產品暫存器程式設計的 CodeLoader 軟體
下載選項
模擬型號

LMK0461X IBIS Model

SNAM204.ZIP (126 KB) - IBIS Model
下載
設計工具

CLOCK-TREE-ARCHITECT — 時鐘樹架構程式設計軟體

Clock tree architect is a clock tree synthesis tool that streamlines your design process by generating clock tree solutions based on your system requirements. The tool pulls data from an extensive database of clocking products to generate a system-level multi-chip clocking solution.
立即進行設計
模擬工具

PSPICE-FOR-TI — PSpice® for TI 設計與模擬工具

PSpice® for TI is a design and simulation environment that helps evaluate functionality of analog circuits. This full-featured, design and simulation suite uses an analog analysis engine from Cadence®. Available at no cost, PSpice for TI includes one of the largest model libraries in the (...)
要求
封裝 針腳 CAD 符號、佔位空間與 3D 模型
VQFN (RTQ) 56 Ultra Librarian
適用 TI 的評估品項標準條款與條件。

訂購與品質

內含資訊：
  • RoHS
  • REACH
  • 產品標記
  • 鉛塗層/球物料
  • MSL 等級/回焊峰值
  • MTBF/FIT 估算值
  • 材料內容
  • 認證摘要
  • 進行中持續性的可靠性監測
內含資訊：
  • 晶圓廠位置
  • 組裝地點

建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

以英文檢視所有論壇主題

內容係由 TI 和社群貢獻者依「現狀」提供，且不構成 TI 規範。檢視使用條款。

若有關於品質、封裝或訂購 TI 產品的問題，請參閱 TI 支援。​​​​​​​​​​​​​​

影片