SN54F32
- Package Options Include Plastic Small-Outline (D) Packages, Ceramic Chip Carriers (FK), and Standard Plastic (N) and Ceramic (J) DIPs
These devices contain four independent 2-input OR gates. They perform the Boolean functions Y = A + B or Y = A\ \x95 B\ in positive logic.
The SN54F32 is characterized for operation over the full military temperature range of -55°C to 125°C. The SN74F32 is characterized for operation from 0°C to 70°C.
您可能會感興趣的類似產品
功能相同，但引腳輸出與所比較的裝置不同
技術文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 10 | 類型 | 標題 | 日期 | ||
|---|---|---|---|---|
| * | Data sheet | Quadruple 2-Input Positive-OR Gates datasheet (Rev. B) | 1999年 5月 25日 | |
| * | SMD | SN54F32 SMD 5962-97588 | 2016年 6月 21日 | |
| Selection guide | Logic Guide (Rev. AB) | 2017年 6月 12日 | ||
| Application note | Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) | 2015年 12月 2日 | ||
| User guide | LOGIC Pocket Data Book (Rev. B) | 2007年 1月 16日 | ||
| Application note | Semiconductor Packing Material Electrostatic Discharge (ESD) Protection | 2004年 7月 8日 | ||
| Application note | TI IBIS File Creation, Validation, and Distribution Processes | 2002年 8月 29日 | ||
| Application note | Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) | 1997年 8月 1日 | ||
| Application note | Designing With Logic (Rev. C) | 1997年 6月 1日 | ||
| Application note | Input and Output Characteristics of Digital Integrated Circuits | 1996年 10月 1日 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| CDIP (J) | 14 | Ultra Librarian |
| CFP (W) | 14 | Ultra Librarian |
| LCCC (FK) | 20 | Ultra Librarian |
訂購與品質
內含資訊：
- RoHS
- REACH
- 產品標記
- 鉛塗層/球物料
- MSL 等級/回焊峰值
- MTBF/FIT 估算值
- 材料內容
- 認證摘要
- 進行中持續性的可靠性監測
內含資訊：
- 晶圓廠位置
- 組裝地點