首頁 電源管理 線性與低壓差 (LDO) 穩壓器

TPS7A57

現行

5-A、低輸入電壓、低雜訊、高準確度、低壓差 (LDO) 電壓穩壓器

產品詳細資料

Rating Catalog Vin (max) (V) 6 Vin (min) (V) 0.7 Iout (max) (A) 5 Output options Adjustable Output Vout (max) (V) 5.2 Vout (min) (V) 0.5 Noise (µVrms) 2.45 PSRR at 100 KHz (dB) 60 Iq (typ) (mA) 5 Features Adjustable current limit, Enable, Foldback Overcurrent protection, Output discharge, Power good, Soft start Thermal resistance θJA (°C/W) 40.3 Load capacitance (min) (µF) 15 Regulated outputs (#) 1 Accuracy (%) 1 Dropout voltage (Vdo) (typ) (mV) 75 Operating temperature range (°C) -40 to 125
Rating Catalog Vin (max) (V) 6 Vin (min) (V) 0.7 Iout (max) (A) 5 Output options Adjustable Output Vout (max) (V) 5.2 Vout (min) (V) 0.5 Noise (µVrms) 2.45 PSRR at 100 KHz (dB) 60 Iq (typ) (mA) 5 Features Adjustable current limit, Enable, Foldback Overcurrent protection, Output discharge, Power good, Soft start Thermal resistance θJA (°C/W) 40.3 Load capacitance (min) (µF) 15 Regulated outputs (#) 1 Accuracy (%) 1 Dropout voltage (Vdo) (typ) (mV) 75 Operating temperature range (°C) -40 to 125
WQFN (RTE) 16 9 mm² 3 x 3
  • Input voltage range:
    • Without BIAS: 1.1V to 6.0V
    • With BIAS: 0.7V to 6.0V
    • Enables LILO operations for sub-1V core voltage
  • Adjustable output voltage range: 0.5V to 5.2V
    • Set with a single external resistor (RREF)
    • VOUT = IREF × RREF
    • Unity-gain architecture maintains low noise across entire range
  • Output voltage noise: 2.45µVRMS (10Hz-100kHz, CNR/SS = 4.7µF)
    • Noise does not scale with VOUT
  • 1% (max) accuracy over line, load, and temperature
  • Low dropout: 75mV at 5A
    • Dropout independent of VOUT
  • Power-supply rejection ratio (5A):
    • 100dB at 1kHz
    • 78dB at 10kHz
    • 60dB at 100kHz
    • 36dB at 1MHz ← Industry-leading for high current LDO
  • Load transient response:
    • ±2mV with a 100mA to 5A load step
    • Fast response due to high loop bandwidth (≅1MHz)
  • Programmable soft-start: using CNR/SS
    • Dual function - inrush control + noise filtering
  • BIAS rail flexibility:
    • Internal charge pump (CP_EN) or 3V to 11V external rail
    • Internal charge pump can be disabled for zero switching noise
  • Power-good indicator (PG): Open-drain output:
    • Threshold: 90% of VOUT
    • Hysteresis: 2%
  • Package: 3mm × 3mm, 16-pin WQFN (RTE)
    • Thermal performance: RθJA: 21.9°C/W (EVM layout)
  • Input voltage range:
    • Without BIAS: 1.1V to 6.0V
    • With BIAS: 0.7V to 6.0V
    • Enables LILO operations for sub-1V core voltage
  • Adjustable output voltage range: 0.5V to 5.2V
    • Set with a single external resistor (RREF)
    • VOUT = IREF × RREF
    • Unity-gain architecture maintains low noise across entire range
  • Output voltage noise: 2.45µVRMS (10Hz-100kHz, CNR/SS = 4.7µF)
    • Noise does not scale with VOUT
  • 1% (max) accuracy over line, load, and temperature
  • Low dropout: 75mV at 5A
    • Dropout independent of VOUT
  • Power-supply rejection ratio (5A):
    • 100dB at 1kHz
    • 78dB at 10kHz
    • 60dB at 100kHz
    • 36dB at 1MHz ← Industry-leading for high current LDO
  • Load transient response:
    • ±2mV with a 100mA to 5A load step
    • Fast response due to high loop bandwidth (≅1MHz)
  • Programmable soft-start: using CNR/SS
    • Dual function - inrush control + noise filtering
  • BIAS rail flexibility:
    • Internal charge pump (CP_EN) or 3V to 11V external rail
    • Internal charge pump can be disabled for zero switching noise
  • Power-good indicator (PG): Open-drain output:
    • Threshold: 90% of VOUT
    • Hysteresis: 2%
  • Package: 3mm × 3mm, 16-pin WQFN (RTE)
    • Thermal performance: RθJA: 21.9°C/W (EVM layout)

The TPS7A57 is an ultra-low-noise (2.45µVRMS), high-current (5A) linear regulator designed for noise-sensitive analog and digital loads requiring exceptional power supply quality. Featuring 75mV dropout, 36dB PSRR at 1MHz, and 1% accuracy, this LDO operates from 0.7V to 6V input with an internal charge pump or external bias rail, making the LDO designed for radar, RF, SERDES, and precision instrumentation applications.

The TPS7A57 is an ultra-low-noise (2.45µVRMS), high-current (5A) linear regulator designed for noise-sensitive analog and digital loads requiring exceptional power supply quality. Featuring 75mV dropout, 36dB PSRR at 1MHz, and 1% accuracy, this LDO operates from 0.7V to 6V input with an internal charge pump or external bias rail, making the LDO designed for radar, RF, SERDES, and precision instrumentation applications.

下載 觀看有字幕稿的影片 影片

您可能會感興趣的類似產品

open-in-new 比較替代產品
可直接投入的替代產品,相較於所比較的裝置,具備升級功能
最新 TPS7A57-Q1 現行 Automotive, 5A, low-input-voltage, low-noise, high-accuracy low-dropout (LDO) voltage regulator AEC Q-100 qualified version

技術文件

star =TI 所選的此產品重要文件
找不到結果。請清除您的搜尋條件,然後再試一次。
檢視所有 9
重要文件 類型 標題 格式選項 日期
* Data sheet TPS7A57 5A, Low-VIN (0.7V), Low-Noise (2.1μVRMS ), High-Accuracy (1%), Ultra-Low Dropout (LDO) Voltage Regulator datasheet (Rev. A) PDF | HTML 2026年 3月 17日
White paper Demystifying LDO Turn-On (Start-Up) Time (Rev. B) PDF | HTML 2026年 3月 10日
White paper Reduce System Noise Using Parallel LDOs PDF | HTML 2025年 11月 3日
White paper Measuring Output Noise for Ultra-Low Noise LDOs PDF | HTML 2025年 10月 28日
Circuit design Voltage Margining and Scaling Circuit with a Voltage Output Smart DAC (Rev. A) PDF | HTML 2024年 4月 17日
Circuit design Voltage Margining and Scaling Circuit With Current Output Smart DAC (Rev. A) PDF | HTML 2024年 4月 16日
Certificate TPS7A57EVM-081 EU RoHS Declaration of Conformity (DoC) 2023年 1月 9日
White paper Parallel LDO Architecture Design Using Ballast Resistors PDF | HTML 2022年 12月 14日
White paper Comprehensive Analysis and Universal Equations for Parallel LDO's Using Ballast PDF | HTML 2022年 12月 13日

設計與開發

如需其他條款或必要資源,請按一下下方的任何標題以檢視詳細頁面 (如有)。

開發板

TPS7A57EVM-056 — 適用於 5-A、低 VIN、低雜訊、高精確度 LDO 電壓穩壓器的 TPS7A57 評估模組

TPS7A57 評估模組 (EVM) 可協助設計工程師評估 TPS7A57 線性穩壓器的運作及性能,適合其本身的電路應用。此 EVM 配置包含適合各種廣泛應用的單一低雜訊、高準確度、線性穩壓器。穩壓器能以低 VIN 至 VOUT 壓差為負載提供最高 5 A。

為維持穩定性,使用 22-µF (最小值) 至最高 3-mF 的輸出電容器。可新增高性能負載瞬態電路,以改善 EVM 的測量能力。

使用指南: PDF | HTML
TI.com 無法提供
開發板

TPS7A57EVM-081 — 適用於 5-A 低雜訊高準確度低壓差 (LDO) 電壓穩壓器的 TPS7A57 評估模組

TPS7A57EVM-081 評估模組 (EVM) 是用於開發低雜訊、低壓差 (LDO) 線性穩壓器 TPS7A57 的平台。TIDA-050061 參考設計展示使用鎮流器電阻器且採並聯配置的 TPS7A57,其可供應 13 A。

隨附高效能負載暫態電路,可協助使用者進行高速負載瞬態測試。此外也隨附低電感電流迴路,以協助進行輸入及輸出電流量測。

TI.com 無法提供
模擬型號

TPS7A57 PSpice Transient Model

SBVM989.ZIP (31 KB) - PSpice Model
計算工具

PARALLEL-LDO-CALC Parallel low-dropout (LDO) calculator

The parallel low-dropout (LDO) calculator is a Microsoft® Excel®-based tool that provides worst-case analysis for parallel LDO regulators using ballast resistors. The tool helps the user identify the minimum number of parallel LDO regulators required and optimum ballast resistance for a (...)

支援產品和硬體

支援產品和硬體

參考設計

TIDA-050061 — 可擴充、高電流、低雜訊平行低壓降 (LDO) 參考設計

TIDA-050061 平行低壓降 (LDO) 參考設計展示使用鎮流器電阻器並聯配置的 TPS7A57 低雜訊 LDO 線性穩壓器,可提供 13 A 電流。隨附高性能負載暫態電路,以協助使用者進行高速負載暫態測試。此外也隨附低電感電流迴路,以協助進行輸入及輸出電流量測。
Design guide: PDF
封裝 針腳 CAD 符號、佔位空間與 3D 模型
WQFN (RTE) 16 Ultra Librarian

訂購與品質

內含資訊:
  • RoHS
  • REACH
  • 產品標記
  • 鉛塗層/球物料
  • MSL 等級/回焊峰值
  • MTBF/FIT 估算值
  • 材料內容
  • 認證摘要
  • 進行中的可靠性監測
內含資訊:
  • 晶圓廠位置
  • 組裝地點

建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

內容係由 TI 和社群貢獻者依「現狀」提供,且不構成 TI 規範。檢視使用條款

若有關於品質、封裝或訂購 TI 產品的問題,請參閱 TI 支援。​​​​​​​​​​​​​​

影片