Inicio Convertidores de datos Convertidores analógico-digitales (ADC) ADC de alta velocidad (≥ 10 MSPS)
Inicio
Convertidores de datos
Convertidores analógico-digitales (ADC)
ADC de alta velocidad (≥ 10 MSPS)

ADC34RF52

ACTIVO

ADC de muestreo de RF de cuatro canales, 14 bits, 1.5 GSPS y baja densidad espectral de ruido (NS

Haga su pedido ahora
Hoja de datos

ADC34RF52

ACTIVO
Hoja de datos Haga su pedido ahora

Detalles del producto

Sample rate (max) (Msps) 1500 Resolution (Bits) 14 Number of input channels 4 Interface type JESD204B Analog input BW (MHz) 2300 Features High Dynamic Range, High Performance, Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 1.1 Power consumption (typ) (mW) 2920 SNR (dB) 66.3 ENOB (Bits) 10.4 SFDR (dB) 72 Operating temperature range (°C) -40 to 85 Input buffer No
Sample rate (max) (Msps) 1500 Resolution (Bits) 14 Number of input channels 4 Interface type JESD204B Analog input BW (MHz) 2300 Features High Dynamic Range, High Performance, Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 1.1 Power consumption (typ) (mW) 2920 SNR (dB) 66.3 ENOB (Bits) 10.4 SFDR (dB) 72 Operating temperature range (°C) -40 to 85 Input buffer No
VQFNP (RTD) 64 81 mm² 9 x 9
  • 14-Bit, Quad channel 1.5-GSPS ADC
  • Noise spectral density:
    • -153 dBFS/Hz without averaging
    • -156 dBFS/Hz with 2x averaging
  • Single core (non-interleaved) ADC architecture
  • Aperture jitter: 50 fs
  • Low close-in residual phase noise:
    • -133 dBc/Hz at 10 kHz offset
  • Spectral performance (fIN = 900 MHz, -4 dBFS):
    • 2x internal averaging
    • SNR: 65.2 dBFS
    • SFDR HD2,3: 74 dBc
    • SFDR worst spur: 90 dBFS
  • Input fullscale: 1.0/1.1Vpp (1/1.8 dBm)
  • Full power input bandwidth (-3 dB): 1.6 GHz
  • JESD204B serial data interface
    • Maximum lane rate: 13 Gbps
    • Supports subclass 1 deterministic latency
  • Digital down-converters
    • Up to two DDC per ADC channel
    • Complex output: 4x to 128x decimation
    • 48-bit NCO phase coherent frequency hopping
    • Fast frequency hopping: < 1 µs
  • Power consumption: 0.73 W/channel (1x AVG)
  • Power supplies: 1.8 V, 1.2 V
  • 14-Bit, Quad channel 1.5-GSPS ADC
  • Noise spectral density:
    • -153 dBFS/Hz without averaging
    • -156 dBFS/Hz with 2x averaging
  • Single core (non-interleaved) ADC architecture
  • Aperture jitter: 50 fs
  • Low close-in residual phase noise:
    • -133 dBc/Hz at 10 kHz offset
  • Spectral performance (fIN = 900 MHz, -4 dBFS):
    • 2x internal averaging
    • SNR: 65.2 dBFS
    • SFDR HD2,3: 74 dBc
    • SFDR worst spur: 90 dBFS
  • Input fullscale: 1.0/1.1Vpp (1/1.8 dBm)
  • Full power input bandwidth (-3 dB): 1.6 GHz
  • JESD204B serial data interface
    • Maximum lane rate: 13 Gbps
    • Supports subclass 1 deterministic latency
  • Digital down-converters
    • Up to two DDC per ADC channel
    • Complex output: 4x to 128x decimation
    • 48-bit NCO phase coherent frequency hopping
    • Fast frequency hopping: < 1 µs
  • Power consumption: 0.73 W/channel (1x AVG)
  • Power supplies: 1.8 V, 1.2 V

The ADC34RF52 is a single core 14-bit, 1.5-GSPS, quad channel analog to digital converter (ADC) that supports RF sampling with input frequencies up to 2.5 GHz. The design maximizes signal-to-noise ratio (SNR) and delivers a noise spectral density of -153 dBFS/Hz. Using additional internal ADCs along with on-chip signal averaging, the noise density improves to -156 dBFS/Hz.

Each ADC channel can be connected to a dual-band digital down-converter (DDC) using a 48-bit NCO which supports phase coherent frequency hopping. Using the GPIO pins for NCO frequency control, frequency hopping can be achieved in less than 1 µs.

The ADC34RF52 supports the JESD204B serial data interface with subclass 1 deterministic latency using data rates up to 13 Gbps. There are only 2 serdes lanes per ADC channel.

The power efficient ADC architecture consumes 0.73 W/ch at 1.5-GSPS and provides power scaling with lower sampling rates.

The ADC34RF52 is a single core 14-bit, 1.5-GSPS, quad channel analog to digital converter (ADC) that supports RF sampling with input frequencies up to 2.5 GHz. The design maximizes signal-to-noise ratio (SNR) and delivers a noise spectral density of -153 dBFS/Hz. Using additional internal ADCs along with on-chip signal averaging, the noise density improves to -156 dBFS/Hz.

Each ADC channel can be connected to a dual-band digital down-converter (DDC) using a 48-bit NCO which supports phase coherent frequency hopping. Using the GPIO pins for NCO frequency control, frequency hopping can be achieved in less than 1 µs.

The ADC34RF52 supports the JESD204B serial data interface with subclass 1 deterministic latency using data rates up to 13 Gbps. There are only 2 serdes lanes per ADC channel.

The power efficient ADC architecture consumes 0.73 W/ch at 1.5-GSPS and provides power scaling with lower sampling rates.
filter Buscar otro/a ADC de alta velocidad (≥ 10 MSPS)
Descargar Ver vídeo con transcripción Video

Documentación técnica

star =Principal documentación para este producto seleccionada por TI
No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 3
Tipo Título Fecha
* Data sheet ADC34RF52 Quad Channel 14-bit 1.5-GSPS RF Sampling Data Converter datasheet PDF | HTML 14 ene 2022
Application brief Noise Spectral Density: A Better Way (Rev. A) PDF | HTML 18 may 2024
Application note Improve SFDR Using Calibration in High-Speed ADCs PDF | HTML 19 jun 2023

Diseño y desarrollo

Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.

Placa de evaluación

ADC32RF55EVM — Módulo de evaluación ADC32RF55 para ADC de muestreo de RF de 14 bits y 3 GSPS de doble canal con baj

El módulo de evaluación (EVM) ADC32RF55 es una plataforma para demostrar el rendimiento del convertidor de señal analógica a digital (ADC) de interfaz JESD204B de alta velocidad ADC32RF55. La regulación de tensión integrada, la solución de sincronización (LMK04832), las entradas analógicas (...)

Guía del usuario: PDF | HTML
No disponible en TI.com
Herramienta de simulación

PSPICE-FOR-TI — PSpice® para herramienta de diseño y simulación de TI

PSpice® for TI is a design and simulation environment that helps evaluate functionality of analog circuits. This full-featured, design and simulation suite uses an analog analysis engine from Cadence®. Available at no cost, PSpice for TI includes one of the largest model libraries in the (...)
Solicitar
Encapsulado Pines Símbolos CAD, huellas y modelos 3D
VQFNP (RTD) 64 Ultra Librarian
Se aplican los Términos y condiciones estándar de TI para los elementos de evaluación.

Pedidos y calidad

Información incluida:
  • RoHS
  • REACH
  • Marcado del dispositivo
  • Acabado de plomo/material de la bola
  • Clasificación de nivel de sensibilidad a la humedad (MSL) / reflujo máximo
  • Estimaciones de tiempo medio entre fallas (MTBF)/fallas en el tiempo (FIT)
  • Contenido del material
  • Resumen de calificaciones
  • Monitoreo continuo de confiabilidad
Información incluida:
  • Lugar de fabricación
  • Lugar de ensamblaje

Los productos recomendados pueden tener parámetros, módulos de evaluación o diseños de referencia relacionados con este producto de TI.

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

Ver todos los temas del foro en inglés

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene preguntas sobre la calidad, el paquete o el pedido de productos de TI, consulte el soporte de TI. ​​​​​​​​​​​​​​

Videos