Inicio Lógica y traducción de voltaje Traductores de tensión y desplazadores de nivel Traductores de tensión de dirección fija
Inicio
Lógica y traducción de voltaje
Traductores de tensión y desplazadores de nivel
Traductores de tensión de dirección fija
NUEVO

SN54SC6T06-SEP

ACTIVO

Conversor de nivel de 6 bits inversor de drenaje abierto y dirección fija tolerante a la radiación

Haga su pedido ahora
Hoja de datos

SN54SC6T06-SEP

ACTIVO
Hoja de datos Haga su pedido ahora

Detalles del producto

Technology family SCxT Vout (min) (V) 1.2 Vout (max) (V) 5.5 Features Balanced outputs, Over-voltage tolerant inputs, Voltage translation Input type TTL-Compatible CMOS Output type Open-drain Rating Space Operating temperature range (°C) -55 to 125
Technology family SCxT Vout (min) (V) 1.2 Vout (max) (V) 5.5 Features Balanced outputs, Over-voltage tolerant inputs, Voltage translation Input type TTL-Compatible CMOS Output type Open-drain Rating Space Operating temperature range (°C) -55 to 125
TSSOP (PW) 14 32 mm² 5 x 6.4
  • Vendor item drawing available, VID V62/24616
  • Total ionizing dose characterized at 30 krad (Si)
    • Total ionizing dose radiation lot acceptance testing (TID RLAT) for every wafer lot to 30 krad (Si)
  • Single-event effects (SEE) characterized:
    • Single event latch-up (SEL) immune to linear energy transfer (LET) = 43 MeV-cm2 /mg
    • Single event transient (SET) characterized to 43 MeV-cm2 /mg
  • Wide operating range of 1.2V to 5.5V
  • Single-supply translating gates at 5/3.3/2.5/1.8/1.2V VCC
    • TTL compatible inputs:
      • Up translation:
        • 1.8V – Inputs from 1.2V
        • 2.5V – Inputs from 1.8V
        • 3.3V – Inputs from 1.8V, 2.5V
        • 5.0V – Inputs from 2.5V, 3.3V
      • Down translation:

        • 1.2V – Inputs from 1.8V, 2.5V, 3.3V, 5.0V

        • 1.8V – Inputs from 2.5V, 3.3V, 5.0V
        • 2.5V – Inputs from 3.3V, 5.0V
        • 3.3V – Inputs from 5.0V
  • 5.5V tolerant input pins
  • Output drive up to 25mA AT 5V
  • Latch-up performance exceeds 250mA per JESD 17
  • Space enhanced plastic (SEP)
    • Controlled baseline
    • Gold bondwire
    • NiPdAu lead finish
    • One assembly and test site
    • One fabrication site
    • Military (–55°C to 125°C) temperature range
    • Extended product life cycle
    • Product traceability
    • Meets NASAs ASTM E595 outgassing specification
  • Vendor item drawing available, VID V62/24616
  • Total ionizing dose characterized at 30 krad (Si)
    • Total ionizing dose radiation lot acceptance testing (TID RLAT) for every wafer lot to 30 krad (Si)
  • Single-event effects (SEE) characterized:
    • Single event latch-up (SEL) immune to linear energy transfer (LET) = 43 MeV-cm2 /mg
    • Single event transient (SET) characterized to 43 MeV-cm2 /mg
  • Wide operating range of 1.2V to 5.5V
  • Single-supply translating gates at 5/3.3/2.5/1.8/1.2V VCC
    • TTL compatible inputs:
      • Up translation:
        • 1.8V – Inputs from 1.2V
        • 2.5V – Inputs from 1.8V
        • 3.3V – Inputs from 1.8V, 2.5V
        • 5.0V – Inputs from 2.5V, 3.3V
      • Down translation:

        • 1.2V – Inputs from 1.8V, 2.5V, 3.3V, 5.0V

        • 1.8V – Inputs from 2.5V, 3.3V, 5.0V
        • 2.5V – Inputs from 3.3V, 5.0V
        • 3.3V – Inputs from 5.0V
  • 5.5V tolerant input pins
  • Output drive up to 25mA AT 5V
  • Latch-up performance exceeds 250mA per JESD 17
  • Space enhanced plastic (SEP)
    • Controlled baseline
    • Gold bondwire
    • NiPdAu lead finish
    • One assembly and test site
    • One fabrication site
    • Military (–55°C to 125°C) temperature range
    • Extended product life cycle
    • Product traceability
    • Meets NASAs ASTM E595 outgassing specification

The SN54SC6T06-SEP device contains six independent inverters with open-drain outputs and extended voltage operation to allow for level translation. Each inverter performs the Boolean function Y = A in positive logic. The output level is referenced to the supply voltage (VCC) and supports 1.2V, 1.8V, 2.5V, 3.3V, and 5V CMOS levels.

The input is designed with a lower threshold circuit to support up translation for lower voltage CMOS inputs (for example 1.2V input to 1.8V output or 1.8V input to 3.3V output). Additionally, the 5V tolerant input pins enable down translation (for example 3.3V to 2.5V output).

The SN54SC6T06-SEP device contains six independent inverters with open-drain outputs and extended voltage operation to allow for level translation. Each inverter performs the Boolean function Y = A in positive logic. The output level is referenced to the supply voltage (VCC) and supports 1.2V, 1.8V, 2.5V, 3.3V, and 5V CMOS levels.

The input is designed with a lower threshold circuit to support up translation for lower voltage CMOS inputs (for example 1.2V input to 1.8V output or 1.8V input to 3.3V output). Additionally, the 5V tolerant input pins enable down translation (for example 3.3V to 2.5V output).
filter Buscar otro/a Traductores de tensión de dirección fija
Descargar Ver vídeo con transcripción Video

Documentación técnica

star =Principal documentación para este producto seleccionada por TI
No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 8
Tipo Título Fecha
* Data sheet SN54SC6T06-SEP Radiation Tolerant, Hex Inverter Buffers/Drivers With Open-Drain Outputs datasheet PDF | HTML 19 ene 2024
* Radiation & reliability report SN54SC6T06-SEP Production Flow and Reliability Report PDF | HTML 10 abr 2024
* Radiation & reliability report SN54SC6T07-SEP Single Event Effects Radiation Report PDF | HTML 21 feb 2024
* Radiation & reliability report SN54SC6T06-SEP Total Ionizing Dose (TID) Report PDF | HTML 08 feb 2024
Application note Schematic Checklist - A Guide to Designing With Fixed or Direction Control Translators PDF | HTML 02 oct 2024
Application brief TI Space Enhanced Plastic Logic Overview and Applications in Low-Earth Orbit Satellite Platforms PDF | HTML 10 sep 2024
Application note Schematic Checklist - A Guide to Designing with Auto-Bidirectional Translators PDF | HTML 12 jul 2024
Application note Understanding Transient Drive Strength vs. DC Drive Strength in Level-Shifters (Rev. A) PDF | HTML 03 jul 2024

Diseño y desarrollo

Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.

Placa de evaluación

14-24-LOGIC-EVM — Módulo de evaluación genérico de productos lógicos para encapsulados D, DB, DGV, DW, DYY, NS y PW de

El módulo de evaluación 14-24-LOGIC-EVM (EVM) está diseñado para admitir cualquier dispositivo lógico que esté en un encapsulado D, DW, DB, NS, PW, DYY o DGV de 14 a 24 pines.

Guía del usuario: PDF | HTML
No disponible en TI.com
Encapsulado Pines Símbolos CAD, huellas y modelos 3D
TSSOP (PW) 14 Ultra Librarian
Se aplican los Términos y condiciones estándar de TI para los elementos de evaluación.

Pedidos y calidad

Información incluida:
  • RoHS
  • REACH
  • Marcado del dispositivo
  • Acabado de plomo/material de la bola
  • Clasificación de nivel de sensibilidad a la humedad (MSL) / reflujo máximo
  • Estimaciones de tiempo medio entre fallas (MTBF)/fallas en el tiempo (FIT)
  • Contenido del material
  • Resumen de calificaciones
  • Monitoreo continuo de confiabilidad
Información incluida:
  • Lugar de fabricación
  • Lugar de ensamblaje

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

Ver todos los temas del foro en inglés

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene preguntas sobre la calidad, el paquete o el pedido de productos de TI, consulte el soporte de TI. ​​​​​​​​​​​​​​

Videos